NOR 게이트 S-R 래치

부품 및 재료

<울>

4001 쿼드 NOR 게이트(Radio Shack 카탈로그 번호 276-2401)

8위치 DIP 스위치(Radio Shack 카탈로그 번호 275-1301)

10세그먼트 막대 그래프 LED(Radio Shack 카탈로그 번호 276-081)

6볼트 배터리 1개

10kΩ 저항기 2개

470Ω 저항 2개

100Ω 저항기 2개

주의! 4001 IC는 CMOS이므로 정전기에 민감합니다!

상호 참조

전기 회로의 교훈 , 4권, 3장:"논리 게이트"

전기 회로의 교훈 , 4권, 10장:"멀티바이브레이터"

학습 목표

<울>

디지털 회로에서 포지티브 피드백의 효과 배우기

래치 회로의 "유효하지 않은" 상태가 의미하는 것

경합 조건 디지털 회로에 있음

유효한 "높은" CMOS 신호 전압 레벨의 중요성 파악

개략도

그림

지침

4001 집적 회로는 4011 쿼드 NAND 게이트에 대한 입력, 출력 및 전원 공급 핀 할당이 동일한 CMOS 쿼드 NOR 게이트입니다. "핀아웃" 또는 "연결" 다이어그램은 다음과 같습니다.

회로도와 같이 두 개의 NOR 게이트가 교차 연결되면 출력에서 ​​입력으로 양의 피드백이 발생합니다. 즉, 출력 신호는 게이트를 마지막 출력 상태로 유지하는 경향이 있습니다. 연산 증폭기 회로와 마찬가지로 포지티브 피드백은 히스테리시스를 생성합니다. .

회로가 마지막 출력 상태를 유지하려는 이러한 경향은 일종의 "메모리"를 제공합니다. 사실, 이와 같은 회로를 기반으로 하는 솔리드 스테이트 컴퓨터 메모리 기술이 있습니다!

왼쪽 스위치를 "Set" 입력으로 지정하고 오른쪽 스위치를 "Reset"으로 지정하면 왼쪽 LED는 "Q" 출력이고 오른쪽 LED는 "Q-not" 출력이 됩니다. Set 입력이 "high"(스위치 켜짐)이고 Reset 입력이 "low"이면 Q는 "high"가 되고 Q-not은 "low"가 됩니다.

이것을 세트라고 합니다. 회로의 상태. 리셋 입력을 "높음"으로 설정하고 설정 입력을 "낮음"으로 설정하면 래치 회로의 출력 상태가 반전됩니다. Q는 "낮음"이고 Q는 "높음"이 아닙니다. 이를 재설정이라고 합니다. 회로의 상태. 두 입력이 모두 "낮음" 상태에 있으면 회로의 Q 및 Q-not 출력이 이전 설정을 "기억"하여 마지막 상태로 유지됩니다. 이를 래치라고 합니다. 회로의 상태입니다.

출력이 "Q" 및 "Q-not"으로 지정되었기 때문에 해당 상태가 항상 상보적(반대)임을 암시합니다. 따라서 두 출력을 모두 동일하게 만드는 일이 발생하면 상태, 우리는 회로의 해당 모드를 "무효"라고 부르는 경향이 있습니다.

이것이 바로 Set 및 Reset 입력을 모두 "high"로 설정하면 발생하는 일입니다. Q 및 Q-not 출력은 모두 동일한 "low" 논리 상태로 강제 설정됩니다. 이는 잘못된이라고 합니다. 또는 불법 회로의 상태는 뭔가 잘못되었기 때문이 아니라 출력이 레이블에 설정된 기대치를 충족하지 못했기 때문입니다.

"래치" 상태는 마지막 출력 상태가 "기억"되는 히스테리시스 상태이기 때문에 유지할 이전 상태가 없는 상태에서 이 방식으로 회로에 전원이 공급되면 어떻게 되는지 궁금할 수 있습니다. . 실험하려면 두 스위치를 모두 꺼짐 위치에 놓고 설정 및 재설정 입력을 모두 낮게 설정한 다음 브레드보드에서 배터리 와이어 중 하나를 분리합니다.

그런 다음 배터리 와이어와 브레드보드의 적절한 연결 지점 사이를 빠르게 연결하고 끊고 회로에 계속해서 전원이 공급될 때 두 LED의 상태를 확인합니다.

이와 같은 래치 회로에 "래치" 상태로 전원이 공급되면 게이트가 제어를 위해 서로 경쟁합니다. "낮은" 입력이 주어지면 두 게이트 모두 "높은" 신호를 출력하려고 합니다. 게이트 중 하나가 다른 게이트보다 먼저 "높은" 출력 상태에 도달하면 해당 "높은" 상태가 다른 게이트의 입력으로 피드백되어 출력이 "낮게" 강제 실행되고 더 빠른 게이트가 경주에서 승리합니다.

칩의 게이트 간 내부 변동 및/또는 한 게이트를 다른 게이트보다 더 지연시키는 역할을 하는 외부 저항 및 커패시턴스로 인해 항상 한 게이트가 경쟁에서 승리합니다. 이것이 일반적으로 의미하는 것은 회로가 동일한 모드에서 계속해서 전원이 켜지는 경향이 있다는 것입니다. 그러나 전원 켜기/끄기 주기를 지속하는 경우 래치 회로가 반대에서 래치되는 전원이 켜진 곳을 최소한 몇 번은 확인해야 합니다. 정상 상태입니다.

경쟁 조건은 예측할 수 없는 작동으로 이어지기 때문에 일반적으로 모든 종류의 시스템에서 바람직하지 않습니다. 이 실험에서 알 수 있듯이 예측할 수 없기 때문에 위치를 찾는 것이 특히 번거로울 수 있습니다. 예를 들어 두 개의 NOR 게이트 중 하나가 칩 결함으로 인해 예외적으로 느리게 작동하는 시나리오를 상상해 보십시오.

이 핸디캡으로 인해 매번 다른 게이트가 파워업 레이스에서 승리하게 됩니다. 즉, 두 입력 모두 "낮음"으로 전원을 켤 때 회로를 매우 예측할 수 있습니다. 그러나 비정상적인 칩이 게이트가 더 균일하게 일치하는 칩으로 대체되거나 다른 NOR 게이트가 지속적으로 느려졌습니다.

정상적인 회로 동작은 구성 요소가 교체될 때 변경되지 않아야 하지만 경쟁 조건이 있는 경우 구성 요소의 변경이 그렇게 할 수 있습니다.

SR 래치의 고유한 경쟁 경향으로 인해 일관된 전원 공급 상태를 기대하는 회로를 설계해서는 안 되며, 오히려 외부 수단을 사용하여 경주를 "강제"하여 원하는 게이트가 항상 "승리"하도록 해야 합니다.

이 회로에서 시도할 흥미로운 수정 사항은 470Ω LED "강하" 저항 중 하나를 100Ω과 같은 낮은 값 단위로 교체하는 것입니다. 이 변경의 명백한 효과는 더 많은 전류가 흐르게 됨에 따라 LED 밝기가 증가할 것입니다.

그리 뻔하지 않은 효과도 나타나게 되는데, 이 효과가 학습 가치가 크다. 470Ω 저항 중 하나를 100Ω 저항으로 교체하고 회로의 동작에 주의하면서 가능한 4가지 설정 조합을 통해 입력 신호 스위치를 작동하십시오.

회로는 상태 중 하나(Set 또는 Reset)에서 래치를 거부하지만 입력 스위치가 모두 "낮음"("래치" 모드)으로 설정된 경우 다른 상태에서만 래치를 거부합니다. 왜 이런거야? 전압계를 가지고 두 입력이 모두 "로우"일 때 출력이 "하이"인 게이트의 출력 전압을 측정합니다.

이 전압 표시를 확인한 다음 기타 상태(Reset 또는 Set)가 강제로 적용되고 출력이 "high"일 때 다른 게이트의 출력 전압을 측정합니다. 두 게이트 출력 전압 레벨의 차이에 주목하십시오. 하나는 470Ω 저항이 있는 LED에 의해 로드되고 다른 하나는 100Ω 저항이 있는 LED에 의해 로드됩니다.

"더 무거운" 부하(100Ω 저항)에 의해 부하가 걸리는 것은 훨씬 적습니다. 이 전압보다 훨씬 적은 전압은 피드백될 때 다른 NOR 게이트의 입력에 의해 "하이" 신호로 전혀 해석되지 않습니다! 모든 논리 게이트에는 허용 가능한 "하이" 및 "로우" 입력 신호 전압 범위가 있으며, 디지털 신호의 전압이 이 허용 범위를 벗어나면 수신 게이트에서 제대로 해석되지 않을 수 있습니다.

한 게이트의 출력에서 ​​다른 게이트의 입력으로 피드백되는 견고한 "하이" 신호에 의존하는 이와 같은 래치 회로에서 "약한" 신호는 유지에 필요한 양의 피드백을 유지할 수 없습니다. 상태 중 하나에서 래치된 회로.

이것이 내가 "높음" 및 "낮음" 표시등이 있는 실제 로직 프로브보다 디지털 신호 레벨을 결정하기 위한 로직 "프로브"로 전압계를 사용하는 것을 선호하는 이유 중 하나입니다. 로직 프로브는 "약한" 신호의 존재를 나타내지 않을 수 있지만 전압계는 정량적 표시를 통해 확실히 알립니다.

집적 회로의 다른 "패밀리"(예:TTL 및 CMOS)가 혼합된 회로에서 흔히 발생하는 이러한 유형의 문제는 신호 레벨의 정량적 측정을 제공하는 테스트 장비에서만 찾을 수 있습니다.