CMOS 이미지 센서의 저조도 INL 최적화:분석 및 시뮬레이션

고해상도 이미지 센서에 대한 수요가 증가함에 따라 동일한 센서 크기 내에 더 많은 수의 픽셀을 수용하기 위해 픽셀 피치가 감소되었습니다. 동일한 프레임 속도로 읽으려면 여러 행을 동시에 읽어야 합니다. 이를 위해서는 픽셀 피치당 여러 ADC(아날로그-데이터 변환기)가 필요합니다. 결과적으로 ADC 피치가 더욱 줄어들어 더욱 긴밀한 레이아웃이 필요해졌습니다. 기생 결합의 가능성이 증가하며 이는 전기적 누화로 나타납니다. 단일 슬로프 ADC 아키텍처에서 ADC에는 공급 장치, 접지, 바이어스 및 램프를 포함한 일부 공유 공통 네트가 있습니다. 동시에 변환하는 ADC의 수가 많을수록 이러한 공유 네트워크에서 반동이 발생할 수 있습니다. 이로 인해 비이상성이 발생할 수 있으며 그 중 하나가 비선형성입니다.

그림 1. 열 병렬 판독 아키텍처. (이미지 :포르자 실리콘)

기존의 비선형성 원인 외에도 ADC의 어레이 크기가 더 크고 밀도가 높아짐에 따라 어레이 수준 효과가 더욱 가시화되었습니다. 이로 인해 선형성 플롯에 딥이 발생하여 수정이 번거롭고 여러 수정 곡선이 필요할 수 있습니다. 전통적으로 광학적으로 검은색 열은 행 노이즈 수정 및 오프셋 취소에 사용됩니다. 모두 유사한 신호 레벨을 갖기 때문에 동시에 변환되어 공유 네트워크에 방해가 발생합니다. 이로 인해 이미지의 어두운 영역에 비선형성이 생성될 수 있으며 이는 사람의 눈에 더 뚜렷하게 나타납니다. 또한, 어둠 속에서의 ADC 변환 횟수는 장면에 따라 달라질 수 있습니다. 결과적으로 교란의 크기가 다양해지고 교정이 더 어려워집니다. 따라서 문제를 근원지에서 제거하는 것이 좋습니다.

단일 기울기 ADC 및 선형성

그림 2. 일반적인 단일 기울기 ADC. 픽셀 열 버스는 CDS 작업을 사용하여 읽습니다. (이미지 :포르자 실리콘)

열 병렬 ADC 아키텍처와 단일 기울기 ADC 회로도가 각각 그림 1과 그림 2에 나와 있습니다. ADC는 상관 이중 샘플링(CDS)을 사용하여 픽셀 전압을 읽습니다. 픽셀 리셋 레벨을 기준으로 자동 영점 조정(AZ)이 완료됩니다. 램프는 고정된 기준 레벨로 유지되고 픽셀 TG 레벨이 샘플링됩니다. 이 레벨은 이 시나리오에서 높음에서 낮음까지의 램프 신호와 비교됩니다. 램프 신호와 TG 레벨이 동일한 순간 래치 펄스가 발생합니다.

이 펄스는 픽셀 신호에 해당하는 원하는 디지털 코드인 카운터 값을 래치하는 데 사용됩니다. ADC 배열에는 열 버스 라인당 하나의 ADC가 있습니다. 공급 장치, 접지, 바이어스 및 램프는 어레이의 모든 ADC에서 공유됩니다. 결과적으로, ADC 어레이의 섹션이 동시에 변환될 때 반동으로 인해 발생하는 이러한 공유 네트의 교란은 특정 행을 읽을 때 모든 ADC에 공통적으로 발생합니다. 일반적으로 행 노이즈나 고정 오프셋을 수정하기 위해 활성 픽셀 배열 측면에 광학적으로 어두운 열이 추가됩니다.

선형성은 측정된 출력과 이상적인 출력 간의 차이를 측정합니다. 이는 통합 비선형성(INL) 측면에서 정량화됩니다. CMOS 이미지 센서의 일반적인 INL 소스에는 픽셀 출력 소스 팔로워, VLN 전류 소스, 램프, ADC 프런트 엔드의 샘플링 커패시터 및 프리앰프가 포함됩니다. INL에 대한 픽셀 소스 팔로워의 기여는 주로 소스 전압이 증가함에 따라 장치의 임계 전압을 증가시키는 본체 효과에 기인합니다. 이를 어두운 신호라고 합니다(그림 3). VLN 전류는 VLN 장치의 드레인-소스 전압이 변함에 따라 변합니다(채널 길이 변조). VLN 전류의 변화는 픽셀의 출력 소스 팔로워의 상호 컨덕턴스(gm)에 영향을 미치므로 이득 신호가 종속됩니다(1). 여기서 Rs는 VLN의 출력 임피던스입니다.

그림 3. 소스 팔로어와 출력에 대한 결과적인 신체 효과. (이미지 :포르자 실리콘)

캐스코드 VLN 전류 소스를 사용하면 채널 길이 변조의 영향을 줄이는 데 도움이 됩니다. 그러나 이는 VLN 장치가 밝은 신호 레벨에서 포화 상태를 벗어날 수 있기 때문에 픽셀 신호의 사용 가능한 범위를 줄이는 부작용이 있습니다. 램프는 램프 생성기 전류 소스의 유한한 저항으로 인해 특히 어두운 신호 레벨에서 INL의 또 다른 주요 소스입니다. 마지막으로 ADC에서 INL의 주요 소스는 샘플링 회로와 프리앰프입니다. 샘플링 회로 INL은 스위치의 신호 의존적 저항과 샘플링 캡의 신호 의존적 커패시턴스로 인해 발생하며, 이는 픽셀 리셋 레벨과 픽셀 TG 레벨의 안정화 오류에 영향을 미칩니다.

저조도 INL 소스 및 가능한 솔루션

섹션 2에 설명된 대로 ADC는 모두 공급/접지, 바이어스 및 램프를 공유합니다. 상당수의 ADC가 동시에 변환하는 경우 공유 네트에서 리베이트가 발생합니다. CDS는 픽셀과 ADC의 무작위 오프셋을 취소하는 데 사용되므로 동일한 신호 레벨에 대한 변환이 매우 근접하게 발생합니다. 결과적으로 여러 ADC가 동일한 신호 레벨을 변환하는 경우 상당한 반동으로 인해 INL이 발생합니다. 이 효과는 픽셀과 ADC의 시간적 노이즈가 광자 샷 노이즈를 지배하는 어두운 신호 영역에서 더욱 두드러집니다. 더 밝은 신호 레벨을 변환하는 ADC는 더 많은 샷 노이즈를 가지며 동시에 변환하지 않으므로 반동이 더 분산됩니다. 광학적으로 검은색 열 외에도 어두운 신호 영역에서 변환되는 ADC의 수는 장면에 따라 달라질 수 있습니다. 또한 교란에는 공간적 요소가 있으며, 교란 소스에 가까운 ADC에서 더 큰 반동이 발생하여 INL이 더 커집니다. 결과적으로 INL은 크기와 공간 분포 모두에서 장면에 따라 달라지므로 후처리에서 수정하기가 매우 어렵습니다. 따라서 칩의 INL을 줄이는 것이 바람직합니다.

이 공식은 VLN 전류의 변화가 픽셀의 출력 소스 팔로워의 상호 컨덕턴스(gm)에 영향을 미치고 이득 신호가 종속되게 만드는 것을 설명합니다(1). 여기서 Rs는 VLN의 출력 임피던스입니다. (이미지 :포르자 실리콘)

Ramp는 INL의 주요 소스입니다. 활성 어레이를 변환하는 ADC는 램프 경사의 교란으로 인해 저조도 수준에서 INL 플롯에 범프가 발생합니다. 램프 분배 라우팅에서 RC 기생의 저역 통과 필터가 소스에서 멀리 떨어져 있는 ADC에서는 방해의 크기가 감소합니다. 램프의 교란은 램프로의 기생 용량을 통해 프리앰프 출력 전환으로 인한 반동 효과로 인해 발생합니다. ADC 피치가 작기 때문에 더 긴밀한 라우팅이 필요하므로 램프를 분리하기가 더 어렵습니다.

그림 4. 프리앰프의 밀러 커패시턴스 (이미지 :포르자 실리콘)

장면에 따라 공격자의 비율이 증가하면 리베이트도 증가합니다. ADC 열의 레이아웃을 생성할 때 램프 라우팅을 신중하게 고려해야 합니다. 기생 결합의 또 다른 원인은 프리앰프 입력 MOSFET의 CGD입니다(그림 4). 이러한 장치는 깜박임 잡음을 줄이기 위해 큰 W 및 L을 갖도록 설계되어 관련 정전 용량이 더 큽니다. 프리앰프에 캐스코드 구성을 사용하면 커패시턴스의 밀러 효과를 줄이는 데 도움이 됩니다.

교란의 또 다른 원인은 비교기 바이어스입니다. 교란은 바이어스 자체에서 발생하거나 참조되는 공급/접지에서 발생할 수 있습니다. 이는 전류 소스의 CGD(즉, 프리앰프와 동일한 메커니즘)로 인해 발생합니다. 비교기 출력이 전환될 때 급격한 IR 강하로 인해 공급/접지 교란이 발생합니다. 전류가 무시할 수 없기 때문에 IR 강하 레벨이 커질 수 있으며, 특히 많은 ADC가 동시에 변환하는 경우 또는 제한된 수의 금속 레이어로 인해 공급 및 접지의 임피던스가 큰 경우에는 더욱 그렇습니다.

그림 5. 전환 시간의 차이로 인한 ADC 변환의 변화. (이미지 :포르자 실리콘)

동일한 이미지 센서 형식과 더 높은 프레임 속도에서 더 높은 해상도로 이동하는 현재 추세의 결과로 ADC 피치는 더 많은 ADC에 적합하고 사양을 달성하기 위해 감소하고 있습니다. 그러나 센서의 크기도 조정되지 않았기 때문에 공급망과 접지망의 라우팅은 동일한 요소로 개선되지 않았습니다. IR 강하는 비교기 바이어스의 VGS에 변화를 가져오며, 이로 인해 피해 ADC 비교기에 대한 전류가 변경됩니다. 결과적으로 바이어스 전류의 잡음은 비교기의 전환 시간을 변경하며 이는 비선형성으로 나타날 수 있습니다(그림 5).

높은 프레임 속도를 달성하기 위해 유효 행 시간을 줄이는 데 사용되는 ADC 카운트 속도가 빨라지면 비선형성이 더욱 중요해집니다. 방해를 줄이기 위한 여러 가지 옵션이 있습니다. 첫째, 바이어스 발생기의 구동 강도를 높여 바이어스 노드의 임피던스를 낮출 수 있으며, 이는 교란을 더 빠르게 해결하는 데 도움이 됩니다. 둘째, 동일한 전력 도메인에서 고속 스위칭 게이트의 수를 줄일 수 있어 공급/접지의 IR 강하를 줄이는 데 도움이 됩니다. 이는 이러한 장치를 다른 전력 도메인으로 이동하여 수행됩니다. 공급/접지 라우팅 저항을 최소화하는 것도 신중하게 고려해야 합니다.

또 다른 접근 방식은 피해자 ADC에 대한 결함의 영향을 줄이는 것입니다. 이는 각 ADC의 바이어스 전압을 별도로 샘플링하여 달성할 수 있습니다. 결과적으로 교란은 바이어스 네트를 통해 전파되지 않습니다. 공급/접지의 모든 교란은 샘플링된 바이어스 전압에 미러링되어 동일한 VGS를 유지합니다. 공급/접지 교란으로 인해 VGS가 변경되지 않도록 샘플링 캡 크기를 적절하게 조정해야 합니다. 비교기 바이어스 전압 샘플링의 균형은 kTC 잡음의 도입입니다. 비교기는 신호 체인에서 전치 증폭기를 따르기 때문에 입력 참조 ADC 시간적 잡음에 대한 kTC의 영향은 일반적으로 미미합니다.

그림 6. INL 시뮬레이션 테스트벤치. 이 다이어그램에서 ADC 어레이는 9개의 섹션으로 나뉩니다. (이미지 :포르자 실리콘)

이 효과를 조사하기 위해 ADC 어레이를 모델링하고 INL을 플롯했습니다. 모든 공급 장치, 접지, 바이어스 및 램프에 대한 라우팅 저항은 시뮬레이션 테스트 벤치에서 모델링됩니다. 참조(램프 및 바이어스)는 수평으로 라우팅됩니다. 공급품과 접지는 수평 및 수직으로 배치됩니다. ADC 배열은 섹션으로 나누고 m-인자를 사용하여 모델링됩니다. 공급/접지 관련 변동이 합리적인 런타임에 시뮬레이션될 수 있도록 배열을 모델링하는 데 필요한 섹션 수를 결정할 때는 특별한 주의가 필요합니다. 테스트벤치에는 어두운 기둥도 포함되어 있습니다. ADC는 RC 추출되므로 기생 용량의 영향을 결과에서 볼 수 있습니다. 공급 장치와 접지에 대한 수직 라우팅은 센서의 실제 라우팅을 나타내기 위해 신중하게 모델링되었습니다. 테스트벤치는 어레이의 일부가 고정된 다크 신호 레벨로 유지되도록 설정되었습니다. 어레이의 나머지 ADC에 대한 입력은 INL 플롯으로 스윕됩니다. 각 섹션의 선형성을 비교하여 공간 패턴이 있는지 확인합니다. 테스트벤치의 블록 다이어그램은 그림 6에 나와 있습니다.

그림 7. INL 플롯 비교. (이미지 :포르자 실리콘)

수정 전후의 시뮬레이션 결과는 그림 7에 나와 있습니다. INL 플롯은 신호 범위의 처음 25%에 대한 것입니다. 원래 결과는 수정 없이 INL 플롯을 표시합니다. 다음 두 플롯은 이전 섹션에서 언급한 수정 사항이 적용된 INL을 보여줍니다. 한 플롯에서는 비교기 바이어스가 샘플링되지 않지만, 다른 경우에는 비교기 바이어스가 샘플링됩니다. 볼 수 있듯이 비교기 바이어스를 샘플링하면 INL이 크게 향상됩니다.

이 기사에서는 ADC 어레이의 저조도 비선형성을 예측하기 위한 분석 및 시뮬레이션 방법을 제시했습니다. INL의 기존 소스는 잘 알려져 있지만 픽셀 어레이 해상도가 증가하고 결과적으로 ADC 피치가 감소함에 따라 비선형성의 추가 어레이 소스가 두드러지게 되었습니다. 여러 가지 가능한 소스가 ADC 어레이의 공통 네트에 영향을 미칠 수 있으며, 특히 램프 및 바이어스가 가장 두드러집니다. 이러한 교란을 줄이는 방법이 제시되는데, 이를 위해서는 신중한 설계 선택이 필요합니다. ADC 어레이의 세심한 모델링이 필요한 소스를 식별하는 방법도 제시됩니다. 시뮬레이션 결과에 따르면 낮은 코드 수준에서 INL이 감소하여 수정 후 개선되는 것으로 나타났습니다.

이 기사는 Forza Silicon Corporation(캘리포니아주 패서디나)의 수석 아날로그 설계 엔지니어인 Jatin Hansrani가 작성했습니다. 자세한 내용을 보려면 여기를 방문하세요.  .