양자 장치

대부분의 집적 회로는 MOS(CMOS) 트랜지스터를 기반으로 하는 디지털입니다. 1960년대 후반 이후로 2년마다 지오메트리 축소가 발생하여 동일한 공간에서 더 낮은 비용으로 더 많은 회로 밀도가 증가했습니다. 이 글(2006)을 작성하는 현재, MOS 트랜지스터 게이트 길이는 첨단 생산을 위한 65nm이며 1년 이내에 45nm가 예상됩니다. 65nm에서 누설 전류가 분명해졌습니다. 45nm에서는 이러한 누출을 최소화하기 위해 영웅적인 혁신이 필요했습니다. MOS 트랜지스터의 수축 끝은 20~30nm에서 예상됩니다. 일부에서는 1~2nm가 한계라고 생각합니다. 포토리소그래피 또는 기타 리소그래피 기술은 계속해서 개선되어 더 작은 형상을 제공할 것입니다. 그러나 기존의 MOS 트랜지스터는 20~30nm 미만의 이러한 더 작은 형상에서 사용할 수 없을 것으로 예상됩니다.

개선된 포토리소그래피는 기존 트랜지스터 이외의 치수(20~30nm 이하)에 적용해야 합니다. 불쾌한 MOS 누설 전류는 양자 역학적 효과(게이트 산화물을 통한 전자 터널링 및 좁은 채널)로 인한 것입니다. 요약하면, 양자 역학적 효과는 훨씬 더 작은 기존 MOS 트랜지스터에 방해가 됩니다. 더 작은 기하학 장치로 가는 길은 양자 역학 원리를 실용적으로 사용하는 고유한 능동 장치를 포함합니다. 물리적 기하학이 매우 작아짐에 따라 전자는 양자역학적 등가물인 파동으로 취급될 수 있습니다. 양자 역학 원리를 사용하는 장치에는 공진 터널링 다이오드, 양자 터널링 트랜지스터, 금속 절연체 금속 다이오드 및 양자점 트랜지스터가 있습니다.

양자 터널링

양자 터널링: de Broglie 전자 파장에 비해 얇은 절연 장벽을 통한 전자의 통과입니다. 장벽에 비해 '전자파'가 클 경우 장벽의 양면에 파동이 나타날 가능성이 있다.

장벽을 넘고 있는 전자의 고전적 견해. 양자역학적 관점은 전자가 장벽을 통해 터널링할 수 있도록 합니다. 확률(녹색)은 장벽 두께와 관련이 있습니다. 그림 1 이후

고전 물리학에서 전자는 장벽을 극복하기에 충분한 에너지를 가져야 합니다. 그렇지 않으면 장벽에서 반동합니다. (위 그림) 양자 역학은 전자가 장벽의 반대편에 있을 확률을 허용합니다. 파동으로 취급하면 전자는 장벽의 두께에 비해 상당히 크게 보일 수 있습니다. 파동으로 취급되더라도 두꺼운 장벽의 저편에서 발견될 확률은 적습니다. 위의 그림에서 곡선의 녹색 부분을 참조하십시오. 장벽을 얇게 하면 전자가 장벽의 반대편에서 발견될 확률이 높아집니다.

터널 다이오드

터널 다이오드: 정규화되지 않은 용어 터널 다이오드 esaki 터널 다이오드를 나타냅니다. , 초기 양자 장치. 역 바이어스된 다이오드는 전도성 양극과 음극 사이에 절연 영역인 공핍 영역을 형성합니다. 이 공핍 영역은 정류 다이오드 도핑의 1000배인 과도하게 도핑된 전자 파장에 비해 얇습니다. 적절한 바이어싱으로 양자 터널링이 가능합니다. 자세한 내용은 3장을 참조하십시오.

공진 터널링 다이오드(RTD)

RTD, 공진 터널링 다이오드: 기존의 고농도 바이폴라 반도체인 에사키 터널다이오드 CH3와 혼동하지 말아야 할 양자소자이다. 전자 터널 공진 터널링 다이오드의 드레인으로 흐르는 소스의 우물로 분리된 두 개의 장벽을 통해 . 터널링은 양자역학적 터널링이라고도 합니다. 전자의 흐름은 다이오드 바이어스에 의해 제어됩니다. 이것은 소스에 있는 전자의 에너지 수준을 우물의 양자화된 수준과 일치시켜 전자가 장벽을 통해 터널링할 수 있도록 합니다. 우물의 에너지 준위는 우물이 작기 때문에 양자화됩니다. 에너지 수준이 같을 때 공명 아래 그림 (b)와 같이 장벽을 통해 전자 흐름을 허용합니다. 아래 그림 (a)와 (c)에서 각각 바이어스가 없거나 너무 많은 바이어스는 소스와 우물 사이에 에너지 불일치를 일으키고 전도가 없습니다.

공진 터널링 다이오드(RTD):(a) 바이어스 없음, 소스 및 우물 에너지 레벨이 일치하지 않음, 전도 없음. (b) 작은 편향은 일치하는 에너지 수준(공진)을 유발합니다. 전도 결과. (c) 추가 바이어스는 에너지 레벨과 일치하지 않아 전도를 감소시킵니다.

바이어스가 RTD에 걸쳐 0에서 증가함에 따라 전류가 증가했다가 감소하여 꺼짐, 켜짐 및 꺼짐 상태에 해당합니다. 이것은 두 개의 트랜지스터를 한 쌍의 RTD로 대체함으로써 기존의 트랜지스터 회로를 단순화할 수 있습니다. 예를 들어, 두 개의 연속 RTD와 트랜지스터는 기존 회로에 비해 더 적은 수의 부품, 더 적은 면적 및 전력을 사용하여 메모리 셀을 형성합니다. RTD의 잠재적인 적용은 트랜지스터의 전부는 아니지만 일부를 교체하여 기존 트랜지스터 회로의 부품 수, 면적 및 전력 손실을 줄이는 것입니다. [GEP] RTD는 최대 712GHz까지 진동하는 것으로 나타났습니다. [ERB]

이중층 터널링 트랜지스터(Deltt)

이중층 터널링 트랜지스터: 델트 , 이중 레이어 터널링 트랜지스터라고도 함 절연체 또는 고대역 갭 반도체로 분리된 한 쌍의 전도성 우물로 구성됩니다. (아래 그림) 우물은 너무 얇아서 전자가 2차원으로 제한됩니다. 이를 양자 우물이라고 합니다. . 한 쌍의 이러한 양자 우물은 얇은 GaAlAs, 높은 밴드 갭(쉽게 전도되지 않음) 층으로 절연되어 있습니다. 전자는 터널할 수 있습니다. 두 양자 우물의 전자가 동일한 운동량과 에너지를 갖는다면 절연층을 통해. 우물은 너무 얇아서 전자가 입자와 파동의 양자 역학적 이중성인 파동으로 취급될 수 있습니다. 상단 및 선택적 하단 제어 게이트는 소스에서 드레인으로 전도를 허용하도록 전자의 에너지 레벨(공진)을 균등화하도록 조정될 수 있습니다. 아래 그림에서 장벽 다이어그램 빨간색 막대는 "오프 상태" 상태인 우물의 에너지 수준이 동일하지 않음을 보여줍니다. 게이트의 적절한 바이어싱은 "온 상태" 조건인 웰에 있는 전자의 에너지 레벨을 균등화합니다. 막대는 에너지 수준 다이어그램에서 동일한 수준에 있습니다.

이중층 터널링 트랜지스터(Deltt)는 비전도성 장벽으로 분리된 두 개의 전자 함유 우물로 구성됩니다. 게이트 전압은 전자가 비전도성 장벽을 통해 터널링할 수 있도록 하는 웰에 있는 전자의 에너지와 운동량이 동일하도록 조정될 수 있습니다. (에너지 레벨은 배리어 다이어그램에서 동일하지 않은 것으로 표시됩니다.)

게이트 바이어스가 터널링에 필요한 것 이상으로 증가하면 양자 우물의 에너지 레벨이 더 이상 일치하지 않고 터널링이 억제되고 소스-드레인 전류가 감소합니다. 요약하면, 게이트 바이어스를 0에서 증가시키면 온, 오프, 온 조건이 됩니다. 이를 통해 한 쌍의 Deltt를 CMOS 상보적 쌍의 방식으로 쌓을 수 있습니다. 그러나 다른 p형 및 n형 트랜지스터는 필요하지 않습니다. 전원 전압은 약 100mV입니다. 4.2K, 77K 및 0oC 근처에서 작동하는 실험적인 Deltt가 생산되었습니다. 실온 버전이 예상됩니다.[GEP] [IGB] [PFS]

금속-절연체-절연체-금속(MIIM)

MIIM 다이오드: 금속-절연체-절연체-금속 (MIIM) 다이오드는 반도체를 기반으로 하지 않는 양자 터널링 장치입니다. 아래의 "MIIM 다이오드 섹션" 그림을 참조하십시오. 양자 터널링이 가능하려면 절연체 층이 드 브로이 전자 파장에 비해 얇아야 합니다. 다이오드 동작의 경우 선호하는 터널링 방향이 있어야 하며, 그 결과 다이오드 순방향 특성 곡선이 급격히 구부러집니다. MIIM 다이오드는 여기에서 고려되지 않은 MIM(금속 절연체 금속) 다이오드보다 순방향 곡선이 더 예리합니다.

MIIM(Metal Insulator Insulator Metal) 다이오드:다이오드의 단면. 바이어스 없음, 순방향 바이어스 및 역방향 바이어스에 대한 에너지 레벨. 그림 1 이후.

M1과 M2의 에너지 준위는 위의 "편향 없음" 그림에서 동일합니다. 그러나 (열) 전자는 높은 I1 및 I2 장벽으로 인해 흐를 수 없습니다. 금속 M2의 전자는 위 그림의 "역 바이어스"에서 더 높은 에너지 준위를 갖지만 여전히 절연체 장벽을 극복할 수 없습니다. 위의 "순방향 바이어스" 그림이 증가함에 따라 양자 우물 , 전자가 존재할 수 있는 영역이 절연체 사이에 형성됩니다. M1이 양자 우물과 동일한 에너지 준위를 기반으로 하는 경우 전자는 절연체 I1을 통과할 수 있습니다. 간단한 설명은 절연체를 통한 거리가 더 짧다는 것입니다. 더 긴 설명은 바이어스가 증가할수록 전자파가 M1에서 양자 우물로 겹칠 확률이 높아진다는 것입니다. 자세한 설명은 Phiar Corp. [PHI]

를 참조하십시오.

MIIM 장치는 마이크로파 트랜지스터보다 높은 주파수(3.7THz)에서 작동합니다. [RCJ3] MIIM 다이오드에 세 번째 전극을 추가하면 트랜지스터가 생성됩니다.

양자점 트랜지스터

양자점 트랜지스터: 격리된 도체는 큰 물체의 경우 쿨롱 단위로 측정되는 전하를 띠게 됩니다. 양자점으로 알려진 나노 스케일 절연 도체의 경우 , 전하는 전자로 측정됩니다. 1~3nm의 양자점은 단일 전자의 증분 전하를 가질 수 있습니다. 이것이 양자점 트랜지스터의 기초입니다. , 단일 전자 트랜지스터라고도 함 .

전자가 풍부한 소스 위의 얇은 절연체 위에 배치된 양자점은 단일 전자 상자로 알려져 있습니다. . (아래 그림 (a)) 전자를 전달하는 데 필요한 에너지는 점의 크기와 점에 이미 있는 전자의 수와 관련이 있습니다.

양자점 위의 게이트 전극은 점의 에너지 준위를 조정할 수 있으므로 소스에서 절연체를 통해 전자(파동으로)가 양자역학적으로 터널링될 수 있습니다. (아래 그림 (b)) 따라서 단일 전자가 점으로 터널링될 수 있습니다.

(a) 단일 전자 상자, 절연체에 의해 전자 소스에서 분리된 격리된 양자점. (b) 게이트의 양전하는 양자점을 분극화하여 소스에서 점으로 전자를 터널링합니다. (c) 양자 트랜지스터:채널이 터널링 장벽으로 둘러싸인 양자점으로 대체됩니다.

양자점이 터널 장벽으로 둘러싸여 있고 위의 그림 (c)와 같이 기존 FET의 소스와 드레인 사이에 내장된 경우 점의 전하는 소스에서 드레인으로 전자의 흐름을 변조할 수 있습니다. 게이트 전압이 증가함에 따라 소스-드레인 전류가 어느 정도 증가합니다. 게이트 전압이 더 증가하면 드레인 전류가 감소합니다. 이것은 RTD 및 Deltt 공진 장치의 동작과 유사합니다. 상보 논리 게이트를 구축하려면 한 종류의 트랜지스터만 필요합니다.[GEP]

단일 전자 트랜지스터

단일 전자 트랜지스터: 한 쌍의 전도체, 초전도체 또는 반도체가 양자점과 같은 작은 전도성 섬을 둘러싸고 있는 한 쌍의 터널 장벽(절연체)으로 분리되어 있으면 단일 전하(초전도체의 경우 쿠퍼 쌍)의 흐름은 다음과 같이 제어될 수 있습니다. 게이트. 이것은 단일 전자 트랜지스터입니다. 위의 그림 (c)와 유사합니다. 게이트의 양전하를 증가시키면 전자가 섬으로 터널링할 수 있습니다. 충분히 작으면 낮은 커패시턴스로 인해 단일 전자로 인해 도트 전위가 크게 상승합니다. 전자 전하로 인해 더 이상 전자가 섬으로 터널링할 수 없습니다. 이것은 쿨롱 봉쇄로 알려져 있습니다. . 섬으로 터널링된 전자는 드레인으로 터널링될 수 있습니다.

단일 전자 트랜지스터는 거의 절대 영도에서 작동합니다. 그래핀 섬이 있는 그래핀 단일 전자 트랜지스터는 예외입니다. 모두 실험적인 장치입니다.

그래핀 및 탄소 나노튜브 트랜지스터

그래핀 트랜지스터: 탄소 동소체인 흑연은 다이아몬드의 단단한 맞물린 결정 구조를 갖지 않습니다. 그럼에도 불구하고 그것은 결정 구조를 가지고 있습니다. 원자 1개 두께의 소위 2차원 구조입니다. 흑연은 3차원 결정체입니다. 그러나 얇은 시트로 절단됩니다. 실험자들은 이것을 극단으로 몰아 그래핀으로 알려진 단일 원자만큼 얇은 미크론 크기의 반점을 생성합니다. . (아래 그림 (a)) 이 멤브레인은 고유한 전자 특성을 가지고 있습니다. 높은 전도성, 전도는 어떤 종류의 도핑 없이 전자 또는 정공에 의해 이루어집니다. [AKG]

그래핀 시트는 리소그래피 기술에 의해 트랜지스터 구조로 절단될 수 있습니다. 트랜지스터는 MOSFET과 약간 유사합니다. 그래핀 채널에 용량성으로 결합된 게이트는 전도를 제어합니다.

실리콘 트랜지스터가 더 작은 크기로 확장됨에 따라 전력 손실과 함께 누설이 증가합니다. 그리고 그들은 2년마다 작아집니다. 그래핀 트랜지스터는 전력을 거의 소모하지 않습니다. 그리고 그들은 고속으로 전환합니다. 그래핀은 언젠가 실리콘을 대체할 수 있습니다.

그래핀은 원자 폭이 60개 정도로 작은 장치로 만들 수 있습니다. 이 작은 트랜지스터 내의 그래핀 양자점은 단일 전자 트랜지스터 역할을 합니다. . 초전도체 또는 기존 반도체로 만들어진 이전의 단일 전자 트랜지스터는 절대 영도 근처에서 작동합니다. 그래핀 단일 전자 트랜지스터는 실온에서 고유하게 기능합니다.[JWA]

그래핀 트랜지스터는 현재 연구실의 호기심입니다. 지금부터 20년 후에 생산에 들어가려면 그래핀 웨이퍼를 생산해야 합니다. 첫 번째 단계인 CVD(Chemical Vapor Deposition)에 의한 그래핀 생산이 실험적 규모로 완료되었습니다. 그러나 현재까지 웨이퍼가 없습니다.

(a) 그래핀:탄소의 흑연 동소체의 단일 시트. 원자는 각 교차점에 탄소가 있는 육각형 패턴으로 배열됩니다. (b) 탄소나노튜브:롤업된 그래핀 시트.

탄소 나노튜브 트랜지스터: 2차원 그래핀 시트를 말리면 생성된 1차원 구조를 탄소 나노튜브라고 합니다. . (위 그림(b)) 1차원으로 취급하는 이유는 전도성이 높기 때문입니다. 전자는 결정 격자에 의해 산란되지 않고 탄소 나노튜브를 횡단합니다. 일반 금속의 저항은 금속 결정 격자에 의한 전자 산란으로 인해 발생합니다. 전자가 이러한 산란을 피하면 전도가 탄도 수송에 의한 것이라고 합니다. . 금속성(작용) 및 반도체성 탄소 나노튜브가 모두 생산되었습니다. [MBR]

전계 효과 트랜지스터는 끝단에 소스 및 드레인 접점을 증착하고 접점 사이의 나노튜브에 게이트를 용량 결합함으로써 탄소 나노튜브로 만들 수 있습니다. p형 및 n형 트랜지스터가 모두 제작되었습니다. 탄소나노튜브 트랜지스터에 관심을 갖는 이유는 무엇입니까? 나노튜브 반도체는 실리콘 트랜지스터에 비해 더 작고, 빠르며, 저전력입니다. [PNG]

스핀트로닉스

스핀트로닉스: 기존의 반도체는 전자 전하, 전류의 흐름을 제어합니다. 디지털 상태는 "켜짐" 또는 "꺼짐" 전류 흐름으로 표시됩니다. 더 작은 형상으로 이동함에 따라 반도체가 더 조밀해짐에 따라 열로 인해 소산되어야 하는 전력이 제거하기 어려울 정도로 증가합니다. 전자는 스핀과 같은 전하 이외의 속성을 가지고 있습니다. 전자 스핀에 대한 잠정적 설명 지구의 일주 회전과 유사한 스핀 축을 중심으로 분포된 전자 전하의 회전입니다. 전하 이동에 의해 생성된 전류 루프는 자기장을 형성합니다. 그러나 전자는 분포 전하보다 점 전하에 가깝습니다. 따라서 회전하는 분포 전하 유추는 스핀에 대한 올바른 설명이 아닙니다. 전자 스핀은 디지털 상태를 나타낼 수 있는 위 또는 아래의 두 가지 상태 중 하나를 가질 수 있습니다. 보다 정확하게는 스핀(ms) 양자 수는 각운동량(l) 양자 수의 ±1/2일 수 있습니다. [DDA]

전하 흐름 대신 전자 스핀을 제어하면 전력 손실이 크게 줄어들고 스위칭 속도가 빨라집니다. 스핀트로닉스 , SPIN TRANSPORT ELECTRONICS의 약어 전자 스핀의 생성, 제어 및 감지가 어렵기 때문에 널리 적용되지 않습니다. 그러나 고밀도, 비휘발성 자기 스핀 메모리는 수정된 반도체 공정을 사용하여 생산되고 있습니다. 이것은 스핀 밸브와 관련이 있습니다. 컴퓨터 하드 디스크 드라이브에 사용되는 자기 읽기 헤드(여기서 더 이상 언급하지 않음)

간단한 자기 터널 접합(MTJ) 강자성 쌍으로 구성된 아래 그림(a)에 나와 있습니다. , 철(Fe)과 같은 강한 자기적 특성, 얇은 절연체로 분리된 층. 전자는 전자의 양자 역학적 특성(전자의 파동 특성)으로 인해 충분히 얇은 절연체를 통해 터널링할 수 있습니다. MTJ를 통한 전류 흐름은 강자성층의 자화, 스핀 극성의 함수입니다. 상부층의 자기 스핀이 하부층과 같은 방향(극성)인 경우 MTJ의 저항은 낮습니다. 두 층의 자기 스핀이 반대이면 저항이 높아집니다. [WJG]

(a) 자기터널접합(MTJ):얇은 절연체로 분리된 한 쌍의 강자성층. 저항은 상부층의 자화 극성에 따라 변한다. (b) 반강자성 바이어스 자석과 고정된 하부 강자성층은 상부 강자성층의 극성 변화에 대한 저항 감도를 증가시킨다. [WJG] 그림 3에서 수정.

저항의 변화는 반강자성체를 추가하여 강화할 수 있습니다. , 스핀이 정렬되었지만 반대인 재료는 위의 그림(b)에서 바닥층 아래에 ​​있습니다. 이 바이어스 자석 핀 하부 강자성층은 단일 극성으로 회전합니다. 상단층 자화(스핀)는 그림에 표시되지 않은 외부 자기장의 인가에 의해 데이터를 나타내기 위해 뒤집힐 수 있습니다. 고정층은 외부 자기장의 영향을 받지 않습니다. 다시 말하지만, MTJ 저항은 상단 강자성층의 스핀이 하단 고정 강자성층과 동일한 의미일 때 가장 낮습니다. [WJG]

MTJ는 고정된 강자성층을 아래 그림(a)에서 버퍼층에 의해 분리된 두 개의 층으로 분할하여 더 향상될 수 있습니다. 이렇게 하면 맨 위 레이어가 분리됩니다. 아래의 강자성층은 앞의 그림과 같이 반강자성체에 의해 고정되어 있습니다. 버퍼 상단의 강자성층은 하단 강자성층에 끌립니다. 반대가 끌립니다. 따라서 추가 레이어의 스핀 극성은 인력으로 인해 바닥 레이어의 스핀 극성과 반대입니다. 하단 및 중간 강자성 층은 고정된 상태로 유지됩니다. 상부 강자성 층은 인접한 전도체(도시되지 않음)의 고전류에 의해 스핀 극성 중 하나로 설정될 수 있습니다. 데이터가 저장되는 방식입니다. 데이터는 터널 접합을 통한 전류 흐름의 차이에 의해 판독됩니다. 절연층의 양면에 있는 층이 동일한 스핀이면 저항이 가장 낮습니다. [WJG]

(a) (b)의 고정된 강자성 층을 버퍼 층으로 분할하면 안정성이 향상되고 상단의 강자성 비고정된 층을 분리합니다. 많은 MTJ 중 하나인 반도체 다이의 읽기 라인에 내장된 스핀 극성(b) MTJ 셀에 따라 데이터가 상단 강자성층에 저장됩니다. [IBM]에서 수정

자기 터널 접합 어레이는 기존 CMOS 회로를 사용하여 MTJ에서 데이터 비트를 읽기 위해 상단 및 하단 단자를 연결하는 도체가 있는 실리콘 웨이퍼에 내장될 수 있습니다. 이러한 MTJ 중 하나가 읽기 도체와 함께 위의 그림 (b)에 나와 있습니다. 도시되지 않았지만, 많은 쓰기 전류를 전달하는 다른 교차된 도체 어레이는 데이터를 저장하기 위해 상단 강자성층의 자기 스핀을 전환합니다. 많은 "X" 도체와 "Y" 도체 중 하나에 전류가 가해집니다. 어레이의 하나의 MTJ는 도체의 크로스오버 아래에서 자화됩니다. 데이터는 기존의 실리콘 반도체 회로로 MTJ 전류를 감지하여 판독됩니다. [IBM]

자기 터널 접합 메모리에 관심을 갖는 주된 이유는 비휘발성 . 전원이 "꺼져" 있어도 데이터가 손실되지 않습니다. 다른 유형의 비휘발성 메모리는 제한된 저장 주기만 가능합니다. MTJ 메모리는 또한 대부분의 반도체 메모리 유형보다 속도가 빠릅니다. 현재(2006) 상용 제품입니다. [TLE]

상용 제품이나 실험실 장치가 아닌 것은 언젠가 스핀 논리 게이트를 가능하게 할 이론적인 스핀 트랜지스터입니다. 스핀 트랜지스터는 이론적인 스핀 다이오드의 파생물입니다. 코발트-철 강자성체를 통해 흐르는 전자는 스핀 분극화되는 것으로 얼마 동안 알려져 왔습니다. 강자성체는 한 스핀의 전자를 우선적으로 통과시키는 필터 역할을 합니다. 이러한 전자는 나노초라는 짧은 시간 동안 스핀 분극을 유지하는 인접한 비자성 전도체(또는 반도체)로 흐를 수 있습니다. 그러나 스핀 편극 전자는 반도체 치수에 비해 상당한 거리를 전파할 수 있습니다. 스핀 편극 전자는 반도체에 인접한 니켈-철 강자성층에 의해 검출될 수 있다. [DDA] [RCJ2]

또한 원형 편광이 일부 반도체 재료를 조명할 때 전자 스핀 편광이 발생하는 것으로 나타났습니다. 따라서 반도체 다이오드나 트랜지스터에 스핀 편극 전자를 주입할 수 있어야 합니다. 스핀 기반 트랜지스터 및 게이트에 대한 관심은 소산 전하 흐름과 비교하여 스핀 전파의 비소산 특성 때문입니다. 기존 반도체의 크기가 축소됨에 따라 전력 손실이 증가합니다. 어느 시점에서 축소는 더 이상 실용적이지 않을 것입니다. 연구원들은 기존의 전하 흐름 기반 트랜지스터를 대체할 방법을 찾고 있습니다. 그 장치는 스핀트로닉스를 기반으로 할 수 있습니다. [RCJ]

검토:

<울>

MOS 게이트 산화물이 더 작은 트랜지스터가 나올 때마다 얇아지면서 과도한 게이트 누설은 허용할 수 없는 전력 손실과 발열을 유발합니다. 기존 반도체 구조를 축소하는 것의 한계가 눈앞에 다가왔습니다.

공진 터널링 다이오드(RTD):기존 반도체를 저하시키는 양자 기계적 효과가 RTD에 사용됩니다. 충분히 얇은 절연체를 통한 전자의 흐름은 전자-입자 파동 이중성의 파동 특성에 따른 것입니다. RTD는 증폭기로 작동합니다.

이중층 터널링 트랜지스터(Deltt):Deltt는 RTD의 트랜지스터 버전입니다. 게이트 바이어스는 전자가 얇은 절연체를 통해 한 양자 우물에서 다른 양자 우물로(소스에서 드레인으로) 터널링하는 능력을 제어합니다.

양자점 트랜지스터:전하를 유지할 수 있는 양자점은 기존 FET의 게이트를 대체하는 얇은 터널 장벽으로 둘러싸여 있습니다. 양자점의 전하가 전류 흐름을 드레인하는 소스를 제어합니다.

스핀트로닉스:전자에는 전하와 스핀의 두 가지 기본 속성이 있습니다. 기존의 전자 장치는 전하의 흐름을 제어하여 에너지를 발산합니다. Spintronic 장치는 전파, 비소산 과정인 전자 스핀을 조작합니다.

관련 워크시트:

<울>

반도체의 전기 전도 워크시트