양자 소자: CMOS를 넘어 - 터널링, 양자점, 스핀트로닉스로 미래 전자공학 구현

1960년대 이후 CMOS 기술은 예측 가능한 스케일링 궤적을 따랐습니다: 게이트 길이는 미크론 스케일에서 현재 생산 중인 65nm 노드로 축소되었고, 2007년까지 45nm 트랜지스터가 예상되었습니다. 65nm에서 양자 터널링에 의한 누설 전류가 지배적이기 시작하며, 45nm에서는 이 누설을 억제하기 위한 정교한 엔지니어링이 필요합니다. MOS 트랜지스터의 기존 스케일링 한계는 20-30nm 사이로 예상되며, 일부 전문가는 1-2nm를 궁극적 물리적 경계로 봅니다. 포토리소그래피는 계속 개선되겠지만, 20nm 미만 소자는 양자 역학적 효과와 싸우는 대신 활용하는 새로운 능동 구조를 요구합니다.

MOS 형상이 전자의 드 브로이 파장에 접근하면, 게이트 산화막과 좁은 채널을 통한 터널링이 중요해집니다. 이 양자 누설은 산업계로 하여금 성능과 에너지 효율을 위해 터널링을 활용하는 소자 탐구를 강요합니다. 주요 후보로는 공명 터널링 다이오드(RTD), 이중층 터널링 트랜지스터(Deltt), 금속-절연체-절연체-금속(MIIM) 다이오드, 양자점 트랜지스터, 그래핀 기반 소자가 있습니다. 스핀 기반 전자공학(스핀트로닉스)도 전하 제어 로직의 비소산적 대안을 제공합니다.

양자 터널링

양자 터널링: 전자는 파동으로 거동하며, 파장보다 얇은 절연 장벽을 통과할 수 있어, 고전 물리학이 반사를 예측할 때도 투과 확률을 가집니다.

고전적으로 전자는 장벽을 넘을 충분한 에너지를 가져야 하며, 그렇지 않으면 반사됩니다. 양자역학은 충분히 얇은 장벽의 먼 쪽에서 전자를 발견할 0이 아닌 확률을 허용합니다. 터널링 확률은 장벽 두께가 감소함에 따라 급격히 증가합니다.

터널 다이오드

터널 다이오드: 에사키 터널 다이오드는 표준 정류기보다 약 1,000배 높은 도핑 레벨의 고농도 고갈 영역—약 1,000배—에 의존하는 초기 양자 소자로, 적절히 바이어스될 때 장벽을 터널링할 수 있을 만큼 얇게 만듭니다.

공명 터널링 다이오드(RTD)

RTD: RTD는 양자 우물로 분리된 두 터널링 장벽을 특징으로 하는 양자 소자입니다. 소스 에너지가 우물의 양자화된 준위와 정렬될 때 전자가 소자를 통과하는데, 이 조건을 공명이라 합니다. 전류는 바이어스가 공명에 접근함에 따라 상승했다가, 에너지가 다시 어긋나면 하강하여, 기존 트랜지스터 쌍을 로직 셀에서 대체할 수 있는 자연스러운 온/오프 거동을 가능하게 합니다.

RTD는 712GHz까지 진동 주파수를 시연했습니다. 온/오프 스위칭은 기존 CMOS 회로에 비해 소자 수, 면적, 전력 소비를 줄이는 데 매력적입니다. [GEP] [ERB]

이중층 터널링 트랜지스터(Deltt)

Deltt: Deltt은 GaAlAs 같은 고밴드갭 절연체로 분리된 두 초박막 전도 우물(양자 우물)로 구성됩니다. 게이트 전압이 두 우물의 에너지 준위를 정렬하면, 전자가 장벽을 터널링하여 소자를 켭니다. 과도한 바이어스는 준위를 어긋나게 하여 끕니다. 이 소자는 별도의 p- 및 n-형 트랜지스터 없이 상보 쌍처럼 거동하며, ~100mV 전원에서 동작합니다.

Deltt 프로토타입은 4.2K, 77K, 0°C에서 작동했으며, 상온 동작이 예상됩니다. [GEP] [IGB] [PFS]

금속-절연체-절연체-금속(MIIM)

MIIM 다이오드: 금속 전극 사이에 두 절연 층을 사용하는 양자 터널링 소자. 절연체는 전자의 드 브로이 파장보다 얇아야 합니다. 순방향 바이어스 하에서 절연체 사이에 양자 우물이 형성되어, 터널링 확률을 극적으로 증가시키고 날카로운 순방향 특성을 생성합니다. MIIM 다이오드는 기존 MIM 다이오드보다 주파수 응답이 우수하여 3.7THz에 도달합니다. 세 번째 전극 추가는 구조를 트랜지스터로 변환합니다. [PHI]

양자점 트랜지스터

양자점—고립된 나노스케일 도체—은 이산 전하를 저장할 수 있으며, 1-3nm 점은 단일 전자를 담을 수 있습니다. 그러한 점이 얇은 절연체 위에 놓여 게이트와 결합되면, 게이트 전압이 점의 에너지 준위를 소스와 정렬시켜 단일 전자가 점으로 터널링하게 합니다("단일 전자 상자"). 점을 소스와 드레인 사이에 임베드하면 점의 전하 상태가 소스-드레인 전류의 게이트 제어 변조로 변환되어, RTD나 Deltt과 유사합니다. 이 접근법은 단일 트랜지스터 유형으로 상보 로직을 형성할 수 있게 합니다. [GEP]

단일 전자 트랜지스터

두 터널링 장벽이 작은 전도성 섬을 둘러싸면, 단일 전자의 추가는 섬의 전위를 극적으로 변화시켜 추가 터널링을 차단합니다—쿨롱 블로케이드라 불리는 현상. 이 메커니즘은 단일 전자 트랜지스터의 기초가 되며, 일반적으로 극저온을 요구합니다. 그러나 그래핀 기반 섬은 상온 동작을 시연했습니다. [GEP]

그래핀 및 탄소 나노튜브 트랜지스터

그래핀 트랜지스터: 그래핀은 단일 원자 두께의 탄소 시트로, 도핑 없이 탁월한 전도도를 보입니다. 그래핀 게이트를 사용한 제작 트랜지스터는 낮은 전력 소산과 높은 스위칭 속도를 보여, 그래핀을 잠재적 실리콘 대체재로 위치시킵니다. 그래핀 양자점은 상온에서 단일 전자 트랜지스터 거동을 가능하게 합니다. [AKG] [JWA]

탄소 나노튜브 트랜지스터: 그래핀 시트를 튜브로 말면 산란을 최소화하는 탄도 수송을 지원하는 1차원 도체가 생성됩니다. 금속성과 반도체성 나노튜브 모두 전계효과 트랜지스터에 통합되어, 실리콘보다 더 작고 빠르며 저전력 대안을 제공합니다. [MBR] [PNG]

스핀트로닉스

스핀트로닉스는 전자의 스핀—업 또는 다운—을 이진 상태로 활용하여, 최소 에너지 소산으로 데이터 저장과 로직을 가능하게 합니다. 자기 터널 접합(MTJ)은 얇은 절연체로 분리된 두 강자성 층으로 구성되며, 접합의 저항은 상대적 스핀 정렬에 의존합니다. 반강자성 핀닝 층 추가는 기준 자화를 안정화하여 읽기/쓰기 감도를 향상시킵니다. 실리콘 웨이퍼에 임베드된 MTJ 어레이는 이미 상용 제품에 존재하는 비휘발성 고속 메모리를 제공합니다. [WJG] [IBM] [TLE]

아직 실현되지 않은 미래 스핀 트랜지스터는 전하 이동 없이 스핀을 전파하는 로직 게이트를 가능하게 하여, 전력 사용을 극적으로 줄일 수 있습니다. 강자성 접점이나 원편광을 통한 스핀 주입이 시연되어, 스핀 기반 전자공학으로의 경로를 열었습니다. [DDA] [RCJ2]

검토:

• MOS 트랜지스터의 게이트 산화막 얇아짐으로 인한 누설과 발열이 기존 스케일링의 실용적 한계를 표시.
• 공명 터널링 다이오드는 양자 터널링을 이용해 고속, 저전력 증폭 달성.
• Deltt 트랜지스터는 양자 우물 간 터널링을 제어하여, 별도 p-/n-소자 없이 상보 로직 구현.
• 양자점 트랜지스터는 게이트를 단일 전자 섬으로 대체, 쿨롱 블로케이드로 전류 변조.
• 스핀트로닉스는 전하가 아닌 전자 스핀을 조작하여 비소산적 데이터 처리 제공.

관련 워크시트:

• 반도체 내 전기 전도 워크시트