JTAG 커넥터 및 인터페이스

JTAG를 구현하는 데 사용되는 인터페이스와 커넥터에 대해 알아보세요.

이전 기사에서 우리는 원래 JTAG 표준인 IEEE 1149.1을 살펴보았습니다. 여기에는 사용자가 장치 내부에 액세스하고 경계 스캔 테스트를 실행하기 위해 상태 머신을 조작할 수 있는 JTAG 테스트 액세스 포트(TAP)가 포함되었습니다.

그러나 이 정보는 JTAG를 이해하는 데 필수적이지만 커넥터와 핀아웃을 포함한 물리적 측면과 시장에서 사용 가능한 상용 JTAG 인터페이스를 이해하는 것도 필요합니다. 이 기사에서 우리는 JTAG 전체에 대해 덜 이론적인 접근 방식을 취하여 상황을 바로잡을 것입니다.

JTAG 커넥터

JTAG용 표준 커넥터는 없습니다. 종종 "JTAG 커넥터"는 0.1" 헤더 또는 더 미세한 피치 헤더와 같은 표준 수 헤더입니다. 지금까지 살펴본 것처럼 JTAG TAP를 작동하는 데 필요한 핀은 4개(또는 5개)뿐입니다. 그러나 TAP와 '통신'하는 데 사용되는 장치(JTAG 인터페이스) 또한 전원 및 접지 연결이 필요하며 설계자는 원하는 경우 JTAG 헤더에 다른 연결을 포함할 수 있습니다.

그렇다면 보드가 주어지면 디자이너는 어떻게 JTAG 액세스를 제공해야 할까요? 그리고 새 보드가 주어지면 JTAG 커넥터를 찾기 위해 어디를 찾아야 할까요?

JTAG 인터페이스에 대한 하나의 표준 헤더는 없지만 여러 헤더 유형이 제조업체 간에 다소 표준화되었습니다. 여기에는 ARM JTAG 20, ARM JTAG 14, TI JTAG 14, STMicroelectronics의 STDC14, Infineon의 OCDS 16핀 헤더[pdf], CoreSight 10, CoreSight 20, MIPI 34 및 Mictor 38이 포함됩니다. Segger는 ARM JTAG 20과 거의 동일하도록 J-Link 및 J-Trace 커넥터를 정의합니다.

대부분의 헤더는 10, 14 또는 20핀과 0.1" 또는 0.05" 핀 피치가 있는 슈라우드 또는 비슈라우드 수 헤더입니다. 예는 그림 1에 나와 있습니다.

그림 1. JTAG 인터페이스에 연결하는 데 사용되는 공통 헤더입니다.

다양한 JTAG 인터페이스(위에 링크됨)에 대한 핀아웃이 그림 2에 나와 있습니다. 여기에서 JTAG(TDI, TDO, TCK, TMS, nTRST)에 대한 표준 핀과 직렬 와이어 디버그(SWDIO, SWCLK, SWO ) 및 핵심 추적과 같은 디버깅을 위한 추가 기능.

그림 2. 다양한 JTAG 인터페이스의 핀아웃(이 경우 0.1" 슈라우드 수 헤더에 표시됨)

추가된 핀 중에서 특히 주목할만한 것은 대상을 완전히 재설정하도록 강제하는 nSRST(전체 시스템 재설정)와 JTAG 인터페이스 하드웨어 레벨 시프팅을 위해 대상 공급 레일에 연결된 VTREF(전압 대상 참조)입니다.

JTAG 인터페이스

여러 JTAG 인터페이스(JTAG 디버그 프로브라고도 함)는 시장에서 사용할 수 있습니다. 오픈 소스 하드웨어 분야에는 1BitSquared와 Black Sphere Technologies에서 개발한 Black Magic Probe 또는 BMP가 있으며, 이를 지원하는 크고 활발한 커뮤니티가 있는 ARM JTAG 인터페이스로 사용됩니다. Black Magic Probe는 펌웨어가 Black Magic Probe 펌웨어로 교체된 모든 JTAG 인터페이스를 참조할 수도 있습니다.

널리 사용되는 Segger의 상용 디버그 프로브에는 J-Link(그림 3 참조)와 J-Trace, 산업용 애플리케이션에 적합한 훨씬 더 발전된 기능의 디버그 프로브가 포함됩니다. J-Link가 교육용 라이선스에 따라 $100 미만이거나 상업용 애플리케이션의 경우 $400 - $1,000인 경우 J-Trace의 비용은 $1,700 - $2,500입니다.

그림 3. Segger J-Link PRO 디버깅 프로브 및 JTAG 인터페이스

특정 공급업체는 해당 제품에 대한 JTAG 인터페이스도 판매합니다. STMicroelectronics는 STM8 및 STM32 제품용 STLINK 시리즈(STLINK/V2 및 STLINK-V3SET 포함)를 제공하고, Atmel(현재 Microchip)은 Atmel-ICE를 제공하고, NXP는 S32 디버그 프로브를 제공합니다. 목록은 계속됩니다.

FPGA는 또한 JTAG를 사용하여 비트 스트림을 장치/메모리에 다운로드하지만 이러한 인터페이스를 다운로드 케이블이라고 하는 경우가 더 많습니다. 예를 들면 Xilinx의 Platform Cable II와 Altera의 FPGA 다운로드 케이블(이전에는 USB-Blaster II로 알려졌지만 현재는 Intel FPGA Download Cable II로 이름이 변경됨)이 있습니다.

그렇다면 이 장치를 그렇게 비싸게 만드는 이 장치에서 정확히 무슨 일이 일어나고 있습니까? 어떤 기능을 지원하며 디자이너는 어떻게 사용합니까? 일반적으로 로우엔드 디버그 프로브 내부를 살펴보면 다음을 찾을 수 있습니다.

<울>

메인 JTAG 컨트롤러로서의 마이크로컨트롤러

마이크로컨트롤러에 내장되거나 FTDI 칩과 같이 별도로 제공될 수 있는 USB 인터페이스

논리 호환성을 위한 레벨 시프팅 회로

다른 경로, 풀업 등을 활성화 및 비활성화하기 위한 스위칭 회로

그리고 그것에 관한 것입니다. 예를 들어 Github에서 사용할 수 있는 Black Magic Probe 하드웨어 파일을 살펴보십시오. 대부분의 작업(및 비용)은 소프트웨어 측에서 이루어지며 개발자가 Arm CoreSight 아키텍처를 최대한 활용할 수 있도록 하는 강력한(때로는 실시간) 디버깅 도구를 제공합니다.

결론

지금까지 우리는 테스트 액세스 포트(TAP)와 상태 머신을 포함한 JTAG 표준을 다루었습니다. 이 기사에서는 JTAG의 물리적 측면을 살펴보고 디자이너가 오픈 소스에서 상용 하이엔드에 이르기까지 사용할 수 있는 커넥터와 인터페이스를 조사했습니다.

이제 더 많이 사용되는 직렬 와이어 디버그(SWD) JTAG 대안을 포함하게 될 Arm CoreSight 아키텍처와 디버그 인터페이스(ADI)를 자세히 살펴보는 것만 남았습니다.