RISC-V International과 CHIPS Alliance가 OmniXtend에서 협력

RISC-V International과 CHIPS Alliance는 OmniXtend용 개발자 도구 구축과 함께 OmniXtend Cache Coherency 사양 및 프로토콜을 업데이트하기 위한 공동 협력을 발표했습니다.

협력의 일환으로 RISC-V International과 CHIPS Alliance는 멀티코어 컴퓨팅 아키텍처를 위한 개방형 캐시 일관성 통합 메모리 표준을 만드는 데 중점을 둘 새로운 OmniXtend 작업 그룹을 구성했습니다. OmniXtend는 프로세서 캐시, 메모리 컨트롤러 및 다양한 가속기와 직접 일관성 메시지를 교환하기 위한 완전 개방형 네트워킹 프로토콜로, 새로운 가속기, 스토리지 및 메모리 장치를 RISC-V SoC(시스템 온 칩)에 연결하는 효율적인 방법을 제공합니다. 다중 소켓 RISC-V 시스템을 만드는 데 사용할 수 있습니다.

이 그룹은 OmniXtend 사양과 프로토콜을 업데이트하고 아키텍처 시뮬레이션 모델과 참조 레지스터 전송 수준(RTL) 구현을 구축하며 검증 워크벤치를 만들 것입니다. OmniXtend를 활용하는 개방형 표준 통합 메모리 일관성 버스용 도구를 사용하면 설계자가 데이터 중심 애플리케이션에 OmniXtend를 더 쉽게 활용할 수 있습니다.

“RISC-V International이 독립적인 구현 사양과 생태계 구성 요소를 개발함에 따라 우리가 개발하는 것이 무엇이든 새로 생겨나고 확립된 표준과 함께 작동하도록 하는 것이 중요한 우선 순위입니다. 공동 작업 그룹은 다양한 RISC-V 그룹과 상호 작용하여 캐시 관리에 중점을 두고 OmniXtend 프로토콜을 검토하고 RISC-V 구성원을 위한 일관성 구현에 세심한 주의를 기울일 것입니다.”라고 RISC-V International의 CTO인 Mark Himelstein이 말했습니다. "이러한 공동 노력의 결과 RISC-V 커뮤니티는 모든 유형의 데이터 중심 애플리케이션에 대해 개방적이고 일관된 통합 메모리 표준을 활용하는 데 필요한 도구를 갖게 될 것입니다."

“새롭게 구성된 OmniXtend 작업 그룹은 개방적이고 일관된 이기종 컴퓨팅 아키텍처의 표준을 설정할 것입니다. 우리는 하드웨어 IP 블록의 혼합을 허용하여 개발자에게 더 많은 설계 유연성을 제공하여 특정 애플리케이션 요구에 가장 적합한 것을 선택할 수 있도록 할 계획입니다.”라고 CHIPS Alliance의 총책임자인 Rob Mains가 말했습니다. "우리는 RISC-V 커뮤니티가 OmniXtend로 새로운 설계 가능성을 열어줄 이 중요한 이니셔티브에 참여할 것을 권장합니다."

빠른 트랙 아키텍처 확장 프로세스

지난 달 RISC-V International은 빠른 추적 프로세스를 통해 소규모 아키텍처 확장 제안을 표준화하기 쉽게 만들었습니다. 이 빠른 추적 프로세스는 작업 그룹을 만들지 않고 비교적 작은 아키텍처 확장을 만드는 수단입니다. 제안된 확장은 RISC-V 커뮤니티의 상당 부분에 가치가 있는 간단한 성격이어야 합니다. 구체적이고 명확한 문제 또는 요구 사항을 해결해야 하며 기존 아키텍처 및 현재의 견고한 확장 초안과 잘 맞아야 하며 경합의 대상이 되지 않아야 합니다.

"빠른 트랙 아키텍처 확장 프로세스"(빠른 트랙)는 관련 RISC-V 상임 위원회의 감독 및 승인 하에 합리적인 품질 관리를 제공하면서 특정 기준을 충족하는 아키텍처 확장을 개발 및 표준화하는 프로세스를 정의합니다. 검토를 위해 연장이 제출되면 내부 검토를 거쳐 45일 간의 공개 검토 프로세스에 들어갑니다.

Himelstein은 다음과 같이 말했습니다. “Fast Track 시스템을 사용하면 RISC-V 솔루션과 애플리케이션의 다양성이 기하급수적으로 증가함에 따라 RISC-V 커뮤니티의 요구 사항을 보다 신속하게 해결할 수 있습니다.”

엔지니어가 설계의 에너지 소비를 줄일 수 있도록 하는 ZiHintPause 확장은 이 새로운 프로세스에서 처음으로 승인되었습니다. 확장은 또한 스핀 대기 루프의 성능을 개선하고 다중 스레드 코어가 확장 리소스를 일시적으로 포기할 수 있도록 합니다. ZiHintPause 확장은 단일 PAUSE 명령어(HINT 명령어로 인코딩됨)를 ISA에 추가합니다. Himelstein은 "ZiHintPause의 비준은 이 간소화된 프로세스가 공개 검토 기간 동안 RISC-V의 핵심 개방성을 유지하면서 중요한 확장의 검토를 얼마나 가속화하는지 보여줍니다."라고 말했습니다.

"이것은 RISC-V ISA의 중요한 확장입니다. 따라서 ZiHintPause가 신속하게 승인되어 이제 전체 RISC-V 커뮤니티에서 사용할 수 있게 된 것을 기쁘게 생각합니다."라고 공동 설립자이자 공동 설립자인 Greg Favor가 말했습니다. CTO, Ventana Micro Systems. "Fast Track은 확장이 적절하게 설계되고 RISC-V의 아키텍처 접근 방식을 준수하는지 확인하는 데 필요한 견제와 균형을 유지하는 동시에 RISC-V International이 표준화된 확장 세트를 빠르게 확장할 수 있는 기반을 마련합니다."

관련 콘텐츠 :