RISC-V International과 CHIPS Alliance, OmniXtend 워킹 그룹 출범으로 캐시 코히어런시 표준 강화

개요

RISC-V International과 CHIPS Alliance가 OmniXtend 캐시 코히어런시 사양 및 프로토콜 업데이트와 새로운 표준을 지원하기 위한 개발자 도구 구축을 위한 공동 협력을 발표했습니다.

새로운 OmniXtend 워킹 그룹은 멀티코어 컴퓨팅 아키텍처를 위한 개방형 캐시 코히어런트 통합 메모리 표준을 만드는 것을 목표로 합니다. OmniXtend는 프로세서 캐시, 메모리 컨트롤러, 다양한 가속기와 직접 코히어런시 메시지를 교환하는 완전 개방형 네트워킹 프로토콜로, 새로운 가속기, 스토리지, 메모리 디바이스를 RISC-V SoC에 효율적으로 연결하는 방법을 제공합니다. 또한 멀티 소켓 RISC-V 시스템도 구현할 수 있습니다.

워킹 그룹의 주요 과제

이 그룹은 OmniXtend 사양과 프로토콜을 업데이트하고, 아키텍처 시뮬레이션 모델을 개발하며, 레퍼런스 RTL(Register-Transfer Level) 구현을 제공하고, 검증 워크벤치를 구축할 예정입니다. 이러한 도구들은 설계자들이 데이터 중심 애플리케이션에 OmniXtend를 더 쉽게 활용할 수 있도록 돕습니다.

"RISC-V International이 구현 독립적인 사양과 생태계 구성 요소를 개발함에 따라, 우리가 개발하는 것이 새롭게 떠오르는 표준 및 기존 표준과 호환되도록 하는 것이 최우선 과제입니다."라고 RISC-V International의 CTO인 Mark Himelstein은 말했습니다. "공동 워킹 그룹은 다양한 RISC-V 그룹과 협력하여 캐시 관리에 초점을 맞춰 OmniXtend 프로토콜을 검토하고, RISC-V 회원들을 위한 코히어런시 활성화에 세심한 주의를 기울일 것입니다."

"새롭게 구성된 OmniXtend 워킹 그룹은 개방형 코히어런트 이기종 컴퓨팅 아키텍처의 표준을 정립할 것입니다."라고 CHIPS Alliance의 제너럴 매니저인 Rob Mains는 말했습니다. "우리는 하드웨어 IP 블록의 혼합을 허용하여 개발자들이 특정 애플리케이션 요구에 가장 적합한 것을 선택할 수 있는 더 큰 설계 유연성을 제공할 계획입니다. RISC-V 커뮤니티가 OmniXtend로 새로운 설계 가능성을 열게 될 이 중요한 이니셔티브에 참여하기를 권장합니다."

패스트트랙 아키텍처 확장 프로세스

지난달 RISC-V International은 소규모 아키텍처 확장 제안의 표준화를 간소화하기 위한 패스트트랙 프로세스를 도입했습니다. 이 프로세스는 RISC-V 커뮤니티의 상당 부분에 이익이 되고, 명확한 문제를 해결하며, 기존 아키텍처에 깔끔하게 들어맞고, 논쟁의 여지가 없는 간단한 확장을 대상으로 합니다.

패스트트랙 아키텍처 확장 프로세스는 이러한 기준을 충족하는 확장을 개발하고 표준화하는 단계를 정의하며, 관련 RISC-V 상임 위원회의 감독 하에 품질 관리를 유지합니다. 내부 검토 후 제안은 45일간의 공개 검토 기간에 들어갑니다.

"패스트트랙 시스템은 RISC-V 솔루션과 애플리케이션의 다양성이 기하급수적으로 증가함에 따라 RISC-V 커뮤니티의 요구를 더 신속하게 해결할 수 있게 해줍니다."라고 Himelstein은 언급했습니다.

이 새로운 프로세스 하에서 비준된 첫 번째 확장은 엔지니어들이 에너지 소비를 줄일 수 있게 해주는 ZiHintPause 확장입니다. 이 확장은 스핀-대기 루프의 성능을 개선하고 멀티스레드 코어가 일시적으로 확장 리소스를 양도할 수 있게 합니다. 이 확장은 ISA에 단일 PAUSE 명령어(HINT로 인코딩)를 추가합니다.

"ZiHintPause의 비준은 공개 검토 기간을 통해 RISC-V의 개방성이라는 핵심 원칙을 유지하면서 중요한 확장의 검토를 크게 가속화하는 이 단순화된 프로세스의 작동 방식을 보여줍니다."라고 Himelstein은 덧붙였습니다.

"이것은 RISC-V ISA에 중요한 확장이며, ZiHintPause가 빠르게 비준되어 이제 전체 RISC-V 커뮤니티가 사용할 수 있게 된 것을 기쁘게 생각합니다."라고 Ventana Micro Systems의 공동 창립자이자 CTO인 Greg Favor는 말했습니다. "패스트트랙은 확장이 적절하게 설계되고 RISC-V의 아키텍처 접근 방식을 준수하도록 필요한 견제와 균형을 유지하면서, RISC-V International이 표준화된 확장 세트를 빠르게 확장할 수 있는 길을 열어줍니다."

관련 콘텐츠

• RISC-V SoC 설계에서 커스텀 확장의 신비 풀기
• Telink SoC, 엣지 디바이스에서 AI/ML용 RISC-V P-익스텐션 활용
• RISC-V 기반 오픈소스 GPU 구축
• Micro Magic RISC-V 코어, 110,000 CoreMarks/Watt 달성
• RISC-V Summit: 주요 안건 하이라이트
• Imperas, 커버리지 주도 검증 분석을 위한 RISC-V 레퍼런스 시뮬레이터 확장

더 많은 Embedded 소식을 원하시면 Embedded의 주간 이메일 뉴스레터를 구독하세요.