연준 자금 지원은 실질적인 동형 암호화를 목표로 합니다.

미국 국방고등계획국(Darpa)은 가상 환경에서 데이터 보호(DPRIVE) 프로그램의 일환으로 완전 동형 암호화를 위한 ASIC 가속기를 개발하기 위해 4개 팀과 계약을 체결했습니다. 4개의 계약은 Duality Technologies, Intel, SRI International 및 Galois가 이끄는 팀에 수여되었습니다. 4개 중 3개는 1,150만 달러에서 1,500만 달러 사이의 가치가 있습니다. 인텔은 수상 액수를 공개하지 않았습니다.

완전 동형 암호화는 암호화 기술의 "성배"입니다.

3.5년 DPRIVE 프로그램의 목표는 현재 암호화되지 않은 계산의 계산 시간의 10배 내에서 FHE 암호화된 데이터에 대한 계산을 가능하게 하는 것입니다. 암호화의 "성배"라고도 하는 완전 동형 암호화를 사용하면 암호화된 데이터에 대해 계산을 수행할 수 있습니다. 결과가 해독되면 암호화되지 않은 데이터에 대해 수행된 동일한 알고리즘의 결과와 일치합니다.

기존 암호화 체계를 사용하면 암호화된 데이터를 공유할 수 있지만 데이터를 사용하여 계산을 수행하기 위해 데이터를 해독할 수 있도록 키도 공유해야 합니다. 이것은 그들을 공격에 취약하게 만듭니다. 동형 암호화 체계는 키를 공유할 필요가 없습니다. 데이터가 처음부터 끝까지 암호화됩니다.

일반 동형 암호화 기술은 이미 상업적으로 사용되지만 일반적으로 암호화된 숫자를 함께 추가할 수 있습니다. 완전 동형 암호화를 사용하면 암호 해독 없이 암호화된 데이터에 대해 모든 수학 연산을 실행할 수 있습니다. 기법은 2009년부터 존재했지만 지금까지 이 기술은 계산 집약적이기 때문에 실제 세계에서 사용할 수 없었습니다.

Darpa 프로그램 관리자인 Tom Rondeau는 성명에서 "표준 노트북에서 완료하는 데 밀리초가 걸리는 계산을 오늘날 FHE를 실행하는 기존 서버에서 계산하는 데 몇 주가 걸릴 것입니다."라고 말했습니다.

Cornami CEO Wally Rhines는 EE Times에 말했습니다. 작년에 완전 동형 암호화에는 "순차적으로 수천 개의 FFT와 배정밀도 부동 소수점 계수가 있는 500차 다항식"이 필요하며 이를 위해서는 오늘날의 최첨단 CPU 및 GPU의 성능이 몇 배나 필요하다는 사실이 밝혀졌습니다.

월리 라인스(이미지:Cornami)

DPRIVE 프로그램에 참여하지 않은 캘리포니아 신생 기업 Cornami는 처음에 재구성 가능한 다중 코어 컴퓨팅 패브릭을 AI 가속에 적용했습니다. 라인즈가 주도권을 잡은 이후 회사는 “경쟁자가 없는” 분야인 FHE에 집중하고 있다고 당시 라인스가 말했다. Darpa의 노력과 마찬가지로 Cornami의 목표는 FH를 사용 가능한 수준으로 가속화하는 것입니다.

사용 가능한 FH 기술의 의미는 AI와 같은 분야에서 엄청날 것입니다. 오늘날 대부분의 AI 교육은 클라우드에서 이루어지지만 개인 정보 보호 문제로 인해 여러 주요 애플리케이션(예:금융 및 의료)의 회사에서 클라우드로 데이터를 보낼 수 없습니다. FHE를 위한 미래의 ASIC 가속기를 사용하면 의료 연구 회사 또는 핀테크 신생 기업이 암호화된 데이터를 클라우드에 업로드하고 이를 사용하여 AI 모델을 훈련하고 결과를 다운로드하여 결과가 사내에 안전하게 돌아온 후에만 결과를 해독할 수 있습니다. 여러 병원의 의료 데이터와 같은 데이터를 풀링할 수도 있습니다. 각 당사자는 데이터 개인 정보를 유지하지만 AI는 어쨌든 이를 통해 학습할 수 있습니다.

큰 단어

DPRIVE 프로그램의 각 연구팀의 과제는 유사한 암호화되지 않은 데이터 작업과 비교할 수 있도록 FHE 계산을 가속화하는 하드웨어 및 소프트웨어 스택을 개발하는 것입니다. 하드웨어에 대한 Darpa의 요구 사항에는 유연성, 확장성 및 프로그래밍 가능성이 포함됩니다.

팀이 취할 주요 접근 방식 중 하나는 큰 산술 단어 크기(LAWS)를 탐색하는 것입니다. 현재 CPU 설계는 64비트 워드를 기반으로 하지만 FHE는 훨씬 더 긴 워드 길이가 필요합니다. 암호화된 데이터의 신호 대 잡음비는 단어 크기와 직접적인 관련이 있습니다. 더 긴 단어는 FHE 계산이 처리될 때마다 더 적은 노이즈가 축적된다는 것을 의미합니다. 이는 복구할 수 없는 노이즈 임계값에 도달하기 전에 더 많은 계산을 수행할 수 있음을 의미합니다(이를 초과하면 데이터를 복구할 수 없음). 팀은 최대 수천 비트의 단어 크기를 탐색해야 합니다.

회로 상태 공간이 관리할 수 없을 정도로 커지기 때문에 LAWS 회로의 검증은 특히 어렵습니다. Darpa의 입찰 문서에 따르면 큰 단어 크기 승수에 대한 이전 검증 시도는 단어 크기가 256비트에 도달했을 때 시간 초과되었습니다. 암호화 회로는 수학적 정확성에 대한 입증 부담이 높기 때문에 전체 회로 검증이 필요합니다.

팀은 또한 메모리 관리, 유연한 데이터 구조 및 프로그래밍 모델에 대한 새로운 접근 방식을 탐구합니다.

이중 기술

Duality Technologies는 DPRIVE를 위해 Darpa로부터 1,450만 달러를 수여받았습니다. 이 회사는 규제에 묶인 회사(주로 금융 및 의료 분야)가 동형 암호화된 데이터를 공유하도록 돕는 신생 기업입니다. Duality는 기업이 데이터를 암호화한 다음 기업 자체 서버 또는 클라우드에서 암호화된 데이터에 대한 분석을 실행할 수 있는 미들웨어 플랫폼인 SecurePlus와 같은 FHE 기반 상용 플랫폼을 이미 제공하고 있습니다.

Kurt Rohloff(이미지:Duality Technologies)

Duality의 CEO인 Kurt Rohloff는 EE Times에 “[하드웨어 FHE 가속]은 차원과 비트 폭의 문제입니다. 2019년 인터뷰에서 “우리는 벡터화된 작업을 다루고 있으며 벡터의 차원은 일반적으로 수만 정도입니다. 이 경우 16,000 또는 32,000 차원이 상당히 표준입니다. 우리는 64비트 작업에 대해 상당한 양의 작업을 수행했지만 수백 비트 또는 심지어 수천 비트 워드 크기로 가는 것을 쉽게 볼 수 있습니다."

DPRIVE 계약을 위해 Duality는 University of Southern California Information Sciences Institute, New York University, Carnegie Mellon University, SpiralGen, Drexel University 및 TwoSix Labs의 전문가 팀을 구성했습니다. 이 팀이 개발하는 하드웨어 가속기는 Palisade 오픈 소스 FHE 라이브러리와 완전히 통합됩니다.

인텔

Intel은 또한 Intel Labs, Intel의 디자인 엔지니어링 그룹 및 회사의 데이터 플랫폼 그룹을 포괄하는 팀과 함께 DPRIVE 프로그램에 합류했습니다. Intel은 Azure 및 Jedi 클라우드에서 테스트하여 결과 Intel ASIC의 상용 배포를 주도할 Microsoft와 파트너 관계를 맺었습니다. 두 회사는 또한 FHE 표준에 대해 국제 표준 기구와 협력할 것입니다.

인텔은 미래 ASIC이 FHE 암호화 처리 시간을 잠재적으로 "5배"까지 줄일 수 있다고 밝혔지만, 이를 달성할 계획에 대한 힌트는 제공하지 않았습니다. 회사는 프로세스 전반에 걸쳐 대규모로 FHE 암호화 데이터를 사용하여 AI 교육 및 추론 워크로드에 대한 FHE 가속기 ASIC의 진행 상황을 평가할 계획이라고 밝혔습니다. /P>

SRI 국제

세 번째 팀은 프로그램의 일환으로 1,150만 달러를 받은 비영리 연구 기관인 SRI International의 팀입니다. 회사는 도전 과제를 수행하기 위해 세계적 수준의 연구원과 엔지니어 팀을 구성했다고 밝혔습니다.

"FHE 암호화된 데이터를 위한 새로운 하드웨어 가속기를 만드는 것은 코프로세서 아키텍처, 하드웨어 설계, 하드웨어, 소프트웨어, 수학 및 FHE 알고리즘의 컴퓨터 지원 검증에 대한 전문 지식이 필요한 고유한 기술 과제입니다."라고 Karim Eldefrawy가 말했습니다. 성명에서 SRI International. "이 프로젝트를 위해 모은 워드 클래스 연구원 팀과 함께 우리는 몇 년 안에 FHE 데이터 처리를 많은 응용 프로그램에 대해 실용적이고 상업적으로 실행 가능하게 만드는 실행 가능한 하드웨어 솔루션을 개발할 수 있다고 확신합니다."

갈루아

컴퓨터 과학 R&D 회사인 Galois는 어려운 기술 문제를 해결하기 위해 이미 Darpa 및 Nasa를 비롯한 많은 미국 정부 기관과 협력하고 있습니다. 회사는 DPRIVE와 FH 가속기 개발을 위한 1,530만 달러 계약을 체결했습니다.

Galois는 최악의 경우에 제한되지 않고 각 계산이 가능한 한 빨리 실행될 수 있도록 하는 비동기식 회로 설계에 초점을 맞추고 "적시에" 데이터를 독립적으로 작동하도록 라우팅하도록 설계된 새로운 데이터 흐름 마이크로아키텍처를 만들 계획입니다. 처리 요소.

Galois는 현재 소프트웨어 기반 FHE 시스템에 비해 10,000X의 전반적인 성능 향상이 가능하다고 믿습니다. 회사는 다음과 같이 예상되는 성능 향상을 분류했습니다.

• ASIC 기반 하드웨어 가속의 300X
• 클럭 로직 대신 비동기식 사용으로 2배 이상
• 하드웨어에서 큰 산술 단어 크기 연산에서 10배, 다루기 힘든 잔여 수 시스템 표현이 필요 없음
• 산술 기능 단위의 활용을 극대화하는 최적화된 데이터 흐름 접근 방식의 5배
• 최적화된 메모리 액세스 패턴 및 벡터화의 2배

시간대

DPRIVE는 3단계 42개월 프로그램으로 각 단계가 끝날 때 성과 지표를 달성하여 다음 단계로 진행할 수 있습니다. 모든 팀이 1단계 이상으로 진행할 것으로 예상되지는 않습니다.

1단계의 15개월 동안 팀은 단어 크기를 최적화하고 회로 빌딩 블록을 에뮬레이트하는 FHE 가속기 설계의 핵심 논리를 생성합니다. 또한 15개월인 2단계에서는 팀이 메모리 아키텍처와 함께 1단계의 빌딩 블록을 기반으로 FHE 가속기의 설계를 완료하는 것을 볼 수 있습니다. 1년의 3단계 동안 팀은 완전한 소프트웨어 프로그래밍이 가능한 작동하고 사용 가능한 FHE 가속기를 구축합니다.

DPRIVE 프로그램은 2024년 9월경에 종료될 예정입니다.

>> 이 기사는 원래 다음 날짜에 게시되었습니다. 자매 사이트인 EE Times.

---

관련 콘텐츠:

• IoT 보안 – 물리적 및 하드웨어 보안
• 메모리는 보안에서 중요한 역할을 합니다.
• MPU 보안 달성
• IoT 보안 – 중요한 암호화 기능
• PUF 기술을 사용하여 개인 키 보안 격차를 메우는 MCU
• 양자 컴퓨팅이 IoT 보안에 미치는 영향
• IoT 보안을 위한 기밀 에지 컴퓨팅 소개
• 2021년 임베디드 세계의 보안 규정 준수, 신뢰 기반, 소프트웨어

더 많은 Embedded를 보려면 Embedded의 주간 이메일 뉴스레터를 구독하세요.