CXL 2.0 /PCIe 5.0 솔루션으로 이기종 컴퓨팅 및 데이터 병목 현상 해결

Fabless 반도체 스타트업 Astera Labs는 이기종 컴퓨팅 아키텍처를 잠금 해제하고 데이터 센터에서 지연 시간에 민감한 워크로드를 해결하기 위해 특별히 제작된 새로운 CXL 2.0 및 PCIe 5.0 연결 솔루션을 발표했습니다. 회사는 이러한 새로운 솔루션의 목표가 데이터 중심 애플리케이션에서 시스템 전체의 성능 병목 현상을 해결하는 것이라고 말했습니다.

데이터의 확산과 인공 지능(AI) 및 머신 러닝(ML)과 같은 특수 워크로드의 주류화로 인해 동일한 마더보드 또는 동일한 랙 내에서 범용 CPU와 나란히 작동하려면 특수 제작된 가속기가 필요합니다. 공통 메모리 공간을 공유합니다. CXL 2.0 상호 연결은 이러한 캐시 일관성 시스템 토폴로지를 가능하게 하는 핵심입니다.

Astera Labs의 새로운 포트폴리오의 첫 번째 제품은 지연 시간이 짧은 CXL.io 연결을 위한 Aries Compute Express Link(CXL 2.0) 스마트 리타이머 포트폴리오(PT5161LX, PT5081LX)로, 전략적 고객에게 활발히 샘플링되고 있습니다. 회사의 CEO인 Jitendra Mohan은 "CXL 에코시스템으로의 확장을 통해 Astera Labs는 복잡한 이기종 컴퓨팅 및 구성 가능한 분해 시스템 토폴로지를 해제하는 전용 솔루션을 제공하기 위해 또 한 번 큰 도약을 하고 있습니다."라고 말했습니다.

CXL 2.0 사양은 2020년 11월 CXL 컨소시엄에서 발표되었습니다. CXL은 호스트 프로세서와 가속기, 메모리 버퍼 및 스마트와 같은 장치 간의 고대역폭, 저지연 연결을 사용하여 일관성 및 메모리 의미론을 제공하는 개방형 산업 표준 상호 연결입니다. I/O 장치. CXL 2.0 사양은 더 많은 장치에 연결하기 위해 팬아웃에 대한 전환 지원을 추가합니다. 증가된 메모리 활용 효율성을 위한 메모리 풀링 및 요청 시 메모리 용량 제공; 영구 메모리 지원. 이 모든 것은 CXL 1.1 및 1.0과의 완전한 역호환성을 지원하여 업계 투자를 보존하는 동시에 이루어집니다.

CXL 컨소시엄의 Barry McAuliffe 회장은 “초기 CXL 컨소시엄 회원으로서 Astera Labs는 CXL 표준의 발전에 연결성 전문성을 기여했습니다. 빠르게 성장하는 CXL 에코시스템을 지원하는 최초의 CXL 실리콘 구현이 시장에 출시되는 것을 보게 되어 매우 기쁩니다.”

Intel과의 협업을 통한 새로운 PCIe 5.0 솔루션

Astera Labs는 또한 Intel Xeon 확장 가능 프로세서와의 PCIe 연결을 위한 Aries 스마트 리타이머 포트폴리오에서 새로운 저지연 모드의 가용성을 발표했습니다. 이 개발은 PCIe 링크에서 10ns 미만으로의 대기 시간을 추가로 줄이고 데이터 중심 워크로드의 성능을 향상시키기 위해 Intel Corporation과의 긴밀한 협력의 결과였습니다. Astera Labs는 코드명 'Sapphire Rapids'라는 Intel Xeon Scalable 프로세서와의 강력한 PCIe 5.0 상호 운용성을 입증한 최초의 공급업체라고 주장했습니다.

또한 Equinox라는 PCIe/CXL 애플리케이션을 위한 새로운 플러그 앤 플레이 스마트 리타이머 애드인 카드도 동시에 출시되었습니다. 또한 Intel과의 파트너십을 통해 개발된 카드 및 관련 전용 펌웨어는 Intel의 최신 Xeon Scalable 프로세서가 탑재된 PCIe 5.0 지원 시스템의 개발을 단순화합니다. 이는 복잡한 시스템 토폴로지를 신속하게 구현하기 위해 사용하기 쉬운 플러그 앤 플레이 기판을 제공하는 Astera Labs의 전환을 나타냅니다.

Intel의 데이터 센터 엔지니어링 및 아키텍처 총괄 책임자인 Zane Ball은 "PCIe Gen5 및 CXL은 현재와 미래의 이기종 컴퓨팅 워크로드 및 데이터 센터 아키텍처에 대한 기초 기술입니다. "Intel은 Astera Labs와 같은 생태계 리더들과 협력하여 코드명 'Sapphire Rapids'라는 곧 출시될 Intel Xeon Scalable 플랫폼 및 추가 플랫폼에서 PCIe 및 CXL 상호 연결 대기 시간을 크게 줄입니다."

---

관련 콘텐츠:

<울>

USB-C를 통한 USB4 리타이밍

여러 PCIe 세대로 고성능 상호 연결 구축

Xilinx, '구성 가능한' 하드웨어로 데이터 센터 오프로드 목표

에지 슈퍼컴퓨팅이 거대한 데이터 홍수를 어떻게 변화시킬 것인가

더 많은 Embedded를 보려면 Embedded의 주간 이메일 뉴스레터를 구독하세요.

오픈 소스 하드웨어 성공의 계기 찾기 연준 자금 지원은 실질적인 동형 암호화를 목표로 합니다.