ADC 회로의 실제 고려 사항

ADC의 가장 중요한 고려 사항은 아마도 해상도일 것입니다. . 분해능은 변환기에서 출력되는 이진 비트 수입니다. ADC 회로는 연속적으로 가변적인 아날로그 신호를 받아 많은 개별 단계 중 하나로 분해하기 때문에 이러한 단계가 총 몇 개인지 아는 것이 중요합니다.

예를 들어 10비트 출력의 ADC는 최대 1024(2 ¹⁰ ) 신호 측정의 고유 조건. 0%에서 100%까지의 측정 범위에 걸쳐 변환기에서 정확히 1024개의 고유한 이진수가 출력됩니다(0000000000에서 1111111111까지 포함).

11비트 ADC는 출력에 대해 두 배의 상태를 갖습니다(2048 또는 2 ¹¹ ), 0%에서 100% 사이의 신호 측정 고유 조건의 두 배를 나타냅니다.

분해능은 데이터 수집 시스템(물리적 측정을 전자 형식으로 해석하고 기록하도록 설계된 회로)에서 매우 중요합니다. 10비트 ADC가 있는 기기를 사용하여 40피트 높이의 저장 탱크에서 물의 높이를 측정한다고 가정합니다.

탱크의 물 0피트는 측정의 0%에 해당하고 탱크의 물 40피트는 측정의 100%에 해당합니다. ADC는 바이너리 데이터 출력의 10비트로 고정되어 있기 때문에 주어진 탱크 레벨을 1024개의 가능한 상태 중 하나로 해석합니다.

각 단계에서 표시될 물리적 수위를 결정하기 위해 ADC의 경우 40피트의 측정 범위를 0에서 1024까지의 가능성 범위(1023(1024 미만))의 단계 수로 나누어야 합니다. 이렇게 하면 걸음당 0.039101피트의 수치를 얻을 수 있습니다.

이것은 단계당 0.46921인치에 해당하며 ADC의 모든 바이너리 카운트에 대해 표시되는 수위의 0.5인치보다 약간 적습니다.

0.039101피트(0.46921인치)의 이 단계 값은 기기에서 감지할 수 있는 탱크 수위 변화의 최소량을 나타냅니다. 물론 이것은 40피트의 전체 측정 범위의 0.1% 미만인 소량입니다.

그러나 일부 응용 프로그램의 경우 충분하지 않을 수 있습니다. 탱크 수위 변화를 1/10인치까지 표시할 수 있는 이 기기가 필요하다고 가정합니다. 이 정도의 분해능을 달성하고 40피트의 측정 범위를 유지하려면 10개 이상의 ADC 비트가 있는 계측기가 필요합니다.

필요한 ADC 비트 수를 결정하려면 먼저 40피트에 1/10인치 단계가 몇 개인지 결정해야 합니다. 이에 대한 답은 40/(0.1/12) 또는 40피트에서 4800 1/10인치 단계입니다. 따라서 이진 계산 시퀀스에서 최소 4800개의 개별 단계를 제공하기에 충분한 비트가 필요합니다.

10비트는 1023단계를 제공했으며 2의 10승(2 ¹⁰ =1024) 다음 1을 뺍니다.

동일한 수학적 절차에 따라 2 ¹¹ -1 =2047, 2 ¹² -1 =4095, 2 ¹³ -1 =8191. 12비트는 4800단계에 필요한 양에 미치지 못하는 반면 13비트는 충분합니다. 따라서 최소 13비트의 분해능을 가진 기기가 필요합니다.

ADC 회로의 또 다른 중요한 고려 사항은 샘플 주파수입니다. 또는 전환율 .

이것은 단순히 변환기가 새로운 이진수를 출력하는 속도입니다. 분해능과 마찬가지로 이 고려 사항은 ADC의 특정 애플리케이션과 연결됩니다. 변환기가 물 저장 탱크의 수위와 같이 느리게 변화하는 신호를 측정하는 데 사용되는 경우 샘플 주파수가 매우 느려도 여전히 적절하게 작동할 수 있습니다.

반대로 초당 수천 번 순환하는 오디오 주파수 신호를 디지털화하는 데 사용되는 경우 변환기는 상당히 빨라야 합니다. 일정한 샘플 간격을 갖는 연속 근사 ADC의 일반적인 ADC 변환 속도 대 신호 유형에 대한 다음 그림을 고려하십시오.

여기에서 이 느리게 변화하는 신호의 경우 샘플 속도는 일반적인 추세를 캡처하기에 충분합니다. 그러나 이것을 고려하십시오. 샘플 시간이 동일한 예:

샘플 기간이 너무 길면(너무 느림) 아날로그 신호의 실질적인 세부 사항을 놓치게 됩니다. 특히 아날로그 신호의 후반부에서 디지털 출력이 실제 모양을 완전히 재현하지 못하는 방법에 주목하십시오.

아날로그 파형의 첫 번째 섹션에서도 디지털 재생은 파형의 실제 모양에서 크게 벗어납니다. ADC의 샘플 시간은 아날로그 파형의 필수 변경 사항을 캡처할 수 있을 만큼 충분히 빨라야 합니다.

데이터 수집 용어에서 ADC가 이론적으로 캡처할 수 있는 최고 주파수 파형은 소위 나이퀴스트 주파수입니다. , ADC 샘플 주파수의 1/2과 같습니다. 따라서 ADC 회로의 샘플 주파수가 5000Hz인 경우 성공적으로 해결할 수 있는 최고 주파수 파형은 2500Hz의 나이퀴스트 주파수가 됩니다.

ADC가 해당 ADC의 Nyquist 주파수를 초과하는 아날로그 입력 신호의 영향을 받는 경우 변환기는 거짓 저주파의 디지털화된 신호를 출력합니다. 이 현상을 앨리어싱이라고 합니다. . 앨리어싱이 어떻게 발생하는지 보려면 다음 그림을 참조하십시오.

출력 파형의 주기가 입력 파형의 주기보다 훨씬 더 길고(느림) 어떻게 두 파형 모양이 비슷하지 않은지 확인하십시오.

Nyquist 주파수는 절대 ADC의 최대 주파수 제한이며 가장 높은 실용을 나타내지 않습니다. 주파수 측정 가능. 안전을 위해 ADC가 샘플 주파수의 1/5에서 1/10보다 큰 주파수를 성공적으로 해결하기를 기대해서는 안 됩니다.

앨리어싱을 방지하는 실용적인 방법은 ADC 입력 전에 저역 통과 필터를 배치하여 실제 한계보다 큰 신호 주파수를 차단하는 것입니다. 이렇게 하면 ADC 회로가 과도한 주파수를 보는 것을 방지하고 디지털화를 시도하지 않습니다.

일반적으로 그러한 주파수는 "앨리어싱"되어 출력에 잘못된 신호로 나타나는 것보다 변환되지 않은 상태로 가는 것이 더 나은 것으로 간주됩니다.

ADC 성능의 또 다른 측정은 단계 복구입니다. . 이것은 ADC가 아날로그 입력의 크고 급격한 변화에 맞게 출력을 변경하는 속도를 측정한 것입니다. 특히 일부 컨버터 기술에서는 단계 복구가 심각한 제한 사항입니다.

한 가지 예는 일반적으로 업데이트 기간이 빠르지만 단계 복구가 지나치게 느린 추적 변환기입니다. 이상적인 ADC는 매우 정밀한 분해능을 위해 많은 비트를 가지고 있고, 번개처럼 빠른 속도로 샘플링하고, 단계에서 즉시 복구합니다. 또한 불행히도 현실 세계에는 존재하지 않습니다.

물론 이러한 특성 중 하나는 구성 요소 수 증가 및/또는 더 높은 클록 속도로 실행되도록 만든 특수 회로 설계 측면에서 추가적인 회로 복잡성을 통해 개선될 수 있습니다.

그러나 ADC 기술마다 강점이 다릅니다. 다음은 최고에서 최악으로 순위가 매겨진 요약입니다.

<울>

해상도/복잡도 비율: 단일 경사 적분, 이중 경사 적분, 카운터, 추적, 연속 근사, 플래시.

속도: 플래시, 추적, 연속 근사, 단일 기울기 적분 및 카운터, 이중 기울기 적분

단계 복구: 플래시, 연속 근사, 단일 슬로프 적분 및 카운터, 이중 슬로프 적분, 추적. 이러한 다양한 ADC 기술의 순위는 다른 요인에 따라 달라집니다.

예를 들어, 단계 복구에 대한 ADC 속도는 단계 변경의 특성에 따라 다릅니다. 추적 ADC는 모든 단계 변화에 똑같이 느린 반면 단일 기울기 또는 카운터 ADC는 낮은 단계에서 높은 단계 변화보다 빠르게 높은 단계에서 낮은 단계 변화를 등록합니다.

연속 근사 ADC는 모든 아날로그 신호를 해석하는 데 거의 동등하게 빠르지만 신호가 클록 펄스당 하나의 분해능 단계보다 느리게 변하는 경우 추적 ADC는 연속 근사 ADC를 일관되게 능가합니다.

나는 통합 컨버터를 카운터 컨버터보다 분해능/복잡도 비율이 더 높은 것으로 평가했지만, 이는 정밀 아날로그 적분기 회로가 카운터 기반 컨버터에 필요한 정밀 DAC보다 설계 및 제조가 덜 복잡하다고 가정합니다. 다른 사람들은 이 가정에 동의하지 않을 수 있습니다.