델타-시그마(ΔΣ) 아날로그-디지털 변환기(ADC)는 연속 전압 신호를 고해상도 디지털 데이터로 변환하는 정교한 장치 패밀리입니다. 수학과 물리학에서 그리스 대문자 Δ는 차이 또는 변화를, Σ는 합산을 나타냅니다. ΔΣ 아키텍처는 적분기 출력과 0볼트 사이의 차이를 지속적으로 측정하고, 결과적인 이진 샘플을 합산하여 원래 아날로그 값을 복원함으로써 이 관계를 활용합니다.
ΔΣ 컨버터의 핵심은 아날로그 입력 전압을 수신하는 적분기입니다. 입력이 변하면 적분기 출력이 선형적으로 램프되며, 그 기울기는 입력 크기에 비례합니다. 고속 비교기는 이 램프가 접지 위인지 아래인지를 측정하여 '하이' 또는 '로우'의 단일 비트(1비트 ADC) 결정을 생성합니다.
비교기 출력은 매 클럭 펄스마다 D-타입 플립플롭에 의해 캡처됩니다. 이 저장된 비트는 두 번째 비교기를 통해 적분기로 피드백되어 0V/5V 로직 레벨을 바이폴라 ±V 신호로 변환합니다. 적분기 전압이 양수이면 피드백이 0을 향해 밀어주고, 음수이면 반대 방향으로 밀어줍니다. 루프는 적분기 출력이 0볼트와 같아지는 지점을 지속적으로 탐색하여 적분기를 균형 상태에 유지합니다.
다이어그램은 왼쪽의 가산 적분기, 비교기(1비트 ADC), 비트를 래치하는 D-플립플롭, 그리고 로직 레벨을 적분기용 ±V 드라이브로 다시 변환하는 피드백 비교기를 보여줍니다.
입력 전압이 0일 때, 적분기는 어느 방향으로도 램프할 순드라이브가 없습니다. 피드백 루프는 따라서 플립플롭이 하이와 로우 상태 사이를 진동하게 하여 효과적으로 0볼트를 탐색합니다. 이 진동은 다음 파형에서 시각화할 수 있습니다:
음의 아날로그 입력을 도입하면 적분기 램프가 양의 쪽으로 기울어집니다. 피드백 루프는 출력 스트림에서 하이 비트의 비율을 증가시켜 보상합니다:
더 큰 음의 입력으로 적분기가 더 가파르게 램프하면, 하이 비트의 밀도가 더 높아집니다:
전체 샘플링 간격에서 하이 비트의 비율은 입력 전압 크기에 따라 증가합니다:
기존 병렬 이진 출력을 얻기 위해, 직렬 비트 스트림을 평균화합니다. 주로 고정된 클럭 펄스 수 동안 하이 비트 수를 세는 카운터를 사용합니다. 결과적인 카운트는 아날로그 입력 크기를 직접 반영합니다.
델타-시그마 컨버터는 종종 다중 적분기 단계나 다중 비트 비교기를 사용하지만, 핵심 원리는 동일합니다: 오버샘플링. 나이퀴스트 주파수보다 훨씬 높은 속도로 입력을 샘플링하고 많은 1비트 결정을 평균화함으로써, 시스템은 단일 샷 8비트 ADC에 필적하거나 초과하는 유효 해상도를 달성합니다—비록 처리량은 낮지만.
요약하자면, ΔΣ ADC 아키텍처는 단순한 적분기-비교기 루프와 영리한 오버샘플링을 결합하여 아날로그 신호의 고해상도 디지털 표현을 제공하며, 현대 임베디드 시스템에 적합한 콤팩트하고 견고한 설계를 유지합니다.
산업기술
오일, 가스, 석유 시설의 다중 센서 어레이는 중요한 압력 및 온도 데이터를 지속적으로 수집합니다. 이러한 환경이 요구하는 넓은 다이내믹 레인지에서 정확하고 고해상도 판독값을 제공하기 위해 센서 체인은 콤팩트하면서도 예외적으로 정밀해야 합니다. 전통적인 다중 센서 전자장치는 종종 부피가 크고 비용 집약적이며 현장 배포에 필요한 견고성이 부족합니다. 개별 아날로그 컨디셔닝 회로는 현대 공정 제어에 필요한 엄격한 공차를 충족하지 못해 드리프트와 오류 누적을 초래합니다(Figure 1 참조). Figure 1: 압력 안전 밸브가 배관 시
타이머 또는 멀티바이브레이터 오늘은 디지털 전자 응용 회로인 타이머/멀티바이브레이터를 다룹니다. 타이머는 디지털 회로에 특정 주기 신호를 공급해 시스템 상태를 바꾸는 회로이고, 멀티바이브레이터는 High/Low 레벨만으로 구성된 신호를 내는 회로로 정의할 수 있습니다. 일반적으로 멀티바이브레이터는 2단 증폭기로, 한 증폭기 출력이 다른 증폭기 입력으로 양귀환 되는 구조입니다. 두 증폭기가 한 트랜지스터가 포화(ON)면 다른 쪽은 차단(OFF) 상태가 되도록 연결됩니다. 이 회로들은 펄스 생성, 저장, 카운팅 회로로 널리 쓰입니다.
