접합 전계 효과 트랜지스터(JFET) 소개

트랜지스터는 저전력 전기 신호를 인가하여 전류를 제어하는 ​​선형 반도체 소자입니다. 트랜지스터는 바이폴라와 전계 효과의 두 가지 주요 부문으로 대략 그룹화할 수 있습니다. 지난 장에서는 작은 전류를 사용하여 큰 전류를 제어하는 ​​바이폴라 트랜지스터에 대해 공부했습니다. 이 장에서는 작은 전압을 사용하여 전류를 제어하는 ​​장치인 전계 효과 트랜지스터의 일반적인 개념을 소개한 다음 접합 전계 효과 트랜지스터라는 특정 유형에 중점을 둘 것입니다. 다음 장에서는 다른 유형의 전계 효과 트랜지스터인 절연 게이트를 살펴보겠습니다.

모든 전계 효과 트랜지스터는 바이폴라 소자가 아닌 단극 소자입니다. 즉, 이들을 통과하는 주요 전류는 N형 반도체를 통과하는 전자 또는 P형 반도체를 통과하는 정공으로 구성됩니다. 이는 장치의 물리적 다이어그램을 보면 더욱 분명해집니다.

N-채널 JFET

접합 전계 효과 트랜지스터 또는 JFET에서 제어된 전류는 경우에 따라 소스에서 드레인으로 또는 드레인에서 소스로 흐릅니다. 제어 전압은 게이트와 소스 사이에 적용됩니다. 전류가 소스와 드레인 사이에서 PN 접합을 통과할 필요가 없다는 점에 유의하십시오. 경로(채널이라고 함)는 중단되지 않는 반도체 재료 블록입니다. 방금 표시된 이미지에서 이 채널은 N형 반도체입니다. P형 채널 JFET도 제조됩니다.

P 채널 JFET

일반적으로 N-채널 JFET는 P-채널보다 더 일반적으로 사용됩니다. 그 이유는 이 장에서 논의하고 싶지 않은 반도체 이론의 모호한 세부 사항과 관련이 있습니다. 바이폴라 트랜지스터와 마찬가지로 전계 효과 트랜지스터 사용을 도입하는 가장 좋은 방법은 가능할 때마다 이론을 피하고 대신 작동 특성에 집중하는 것이라고 생각합니다. 지금 관심을 가져야 하는 N-채널 JFET와 P-채널 JFET의 실질적인 차이점은 게이트 재료와 채널 사이에 형성된 PN 접합의 바이어싱뿐입니다.

게이트와 소스 사이에 전압이 가해지지 않은 상태에서 채널은 전류가 흐를 수 있는 넓은 열린 경로입니다. 그러나 PN 접합을 역 바이어스하는 극성의 게이트와 소스 사이에 전압이 가해지면 설정된 양의 베이스 전류를 갖는 바이폴라 트랜지스터의 경우와 마찬가지로 소스와 드레인 연결 사이의 흐름이 제한되거나 조절됩니다. 최대 게이트-소스 전압은 소스와 드레인을 통과하는 모든 전류를 "핀치 오프"하여 JFET를 차단 모드로 만듭니다. 이 동작은 역 바이어스 전압의 영향으로 확장되는 PN 접합의 공핍 영역으로 인한 것이며 전압이 충분히 크면 결국 채널의 전체 너비를 차지합니다. 이 동작은 유연한 호스를 쥐어짜서 액체의 흐름을 줄이는 것과 비슷할 수 있습니다. 충분한 힘을 가하면 호스가 충분히 수축되어 흐름을 완전히 차단할 수 있습니다.

이 작동 동작이 바이폴라 접합 트랜지스터와 정확히 반대되는 방식에 유의하십시오. 바이폴라 트랜지스터는 일반적으로 꺼진 장치입니다. 베이스를 통해 전류가 흐르지 않고 컬렉터 또는 이미 터를 통해 전류가 흐르지 않습니다. 반면에 JFET는 정상적으로 켜져 있는 장치입니다. 게이트에 전압이 가해지지 않으면 소스와 드레인을 통해 최대 전류가 흐르지 않습니다. 또한 JFET를 통해 허용되는 전류의 양은 바이폴라 트랜지스터와 같이 전류 신호가 아닌 전압 신호에 의해 결정된다는 점에 유의하십시오. 사실, 게이트-소스 PN 접합이 역 바이어스되면 게이트 연결을 통한 전류가 거의 0이어야 합니다. 이러한 이유로 우리는 JFET를 전압 제어 장치로 분류하고 바이폴라 트랜지스터를 전류 제어 장치로 분류합니다.

게이트-소스 PN 접합이 작은 전압으로 순방향 바이어스되는 경우 JFET 채널은 더 많은 전류를 통과할 수 있도록 조금 더 "개방"됩니다. 그러나 JFET의 PN 접합은 상당한 전류 자체를 처리하도록 제작되지 않았으므로 어떠한 상황에서도 접합을 순방향 바이어스하는 것은 권장되지 않습니다.

이것은 JFET 작동에 대한 매우 요약된 개요입니다. 다음 섹션에서는 JFET를 스위칭 장치로 사용하는 방법을 살펴보겠습니다.

관련 워크시트: