스위치로서의 접합 전계 효과 트랜지스터(JFET)

바이폴라 사촌과 마찬가지로 전계 효과 트랜지스터는 부하에 대한 전력을 제어하는 ​​켜기/끄기 스위치로 사용할 수 있습니다. 친숙한 스위치/램프 회로를 사용하여 JFET를 스위치로 조사해 보겠습니다.

JFET의 제어된 전류가 소스와 드레인 사이를 흐른다는 것을 기억하고 위의 회로에서 스위치의 두 끝을 JFET의 소스 및 드레인 연결로 대체합니다.

지금까지 눈치채지 못했다면 JFET의 소스 및 드레인 연결이 회로도 기호에서 동일하게 보입니다. 에미터가 컬렉터와 화살촉으로 명확하게 구분되는 바이폴라 접합 트랜지스터와 달리 JFET의 소스 및 드레인 라인은 모두 반도체 채널을 나타내는 막대에 수직으로 이어집니다. JFET의 소스 및 드레인 라인은 실제로 종종 상호 교환 가능하기 때문에 이것은 우연이 아닙니다! 즉, JFET는 일반적으로 소스에서 드레인으로 또는 드레인에서 소스로의 양방향 채널 전류를 처리할 수 있습니다.

개방된 스위치로서의 JFET

이제 회로에서 필요한 것은 JFET의 전도를 제어하는 ​​방법뿐입니다. 게이트와 소스 사이에 인가 전압이 0이면 JFET의 채널이 "개방"되어 램프에 전체 전류를 허용합니다. 램프를 끄려면 다음과 같이 JFET의 게이트와 소스 연결 사이에 다른 DC 전압 소스를 연결해야 합니다.

JFET를 폐쇄형 스위치로

이 스위치를 닫으면 JFET의 채널이 "핀치 오프"되어 강제로 차단되고 램프가 꺼집니다.

게이트를 통해 흐르는 전류가 없습니다. 역 바이어스된 PN 접합으로서 이를 통과하는 전류의 흐름을 강력하게 반대합니다. 전압 제어 장치로서 JFET는 무시할 수 있는 입력 전류를 필요로 합니다. 이것은 바이폴라 트랜지스터에 비해 JFET의 유리한 특성입니다. 제어 신호에 필요한 전력이 거의 0입니다.

제어 스위치를 다시 열면 게이트에서 역 바이어스 DC 전압이 분리되어 트랜지스터가 다시 켜질 수 있습니다. 이상적으로는 이것이 작동하는 방식입니다. 실제로는 전혀 작동하지 않을 수 있습니다.

왜 이런거야? JFET의 채널이 다시 열리지 않고 게이트와 소스 사이에 전압이 가해지지 않은 상태에서 이전과 같이 램프 전류가 흐르지 않는 이유는 무엇입니까? 답은 역 바이어스된 게이트-소스 접합의 작동에 있습니다. 해당 접합 내의 공핍 영역은 소스에서 게이트를 분리하는 절연 장벽 역할을 합니다. 따라서 일정량의 커패시턴스를 보유하고 있습니다. 전하 전위를 저장할 수 있습니다. 이 접합이 외부 전압의 적용에 의해 강제로 역 바이어스된 후에는 해당 전압 소스가 분리된 후에도 역 바이어스 전압을 저장된 전하로 유지하는 경향이 있습니다. JFET를 다시 켜는 데 필요한 것은 저항을 통해 게이트와 소스 사이에 저장된 전하를 빼내는 것입니다.

출혈 저항기

이 저항의 값은 그다지 중요하지 않습니다. JFET의 게이트-소스 접합의 커패시턴스는 매우 작기 때문에 다소 높은 값의 블리드 저항이라도 빠른 RC 시간 상수를 생성하여 트랜지스터가 스위치가 열리면 약간의 지연으로 전도를 재개할 수 있습니다.

바이폴라 트랜지스터와 마찬가지로 제어 전압이 어디서 또는 무엇에서 오는지는 거의 중요하지 않습니다. 우리는 JFET의 전도를 제어하는 ​​전압을 공급하기 위해 태양 전지, 열전대 또는 다른 종류의 전압 생성 장치를 사용할 수 있습니다. JFET 스위치 작동에 필요한 전압 소스는 충분합니다. JFET 채널의 핀치오프를 달성하기 위한 전압. 이 수준은 일반적으로 몇 볼트 DC 영역에 있으며 핀치오프라고 합니다. 또는 컷오프 전압. 주어진 JFET에 대한 정확한 핀치오프 전압은 고유한 설계의 함수이며 실리콘 BJT의 베이스-이미터 접합 전압에 대한 0.7V와 같이 보편적인 수치가 아닙니다.

검토:

<울>

전계 효과 트랜지스터는 게이트와 소스 사이에 인가된 전압에 의해 소스와 드레인 연결 사이의 전류를 제어합니다. 교차로에서 전계 효과 트랜지스터(JFET)의 경우 게이트와 소스 사이에 PN 접합이 있으며 일반적으로 소스-드레인 전류 제어를 위해 역 바이어스됩니다.

JFET는 normal-on(보통 포화) 장치입니다. 게이트와 소스 사이에 역 바이어스 전압을 적용하면 해당 접합의 공핍 영역이 확장되어 제어된 전류가 통과하는 소스와 드레인 사이의 채널을 "핀치오프"합니다.

제어 전압이 제거될 때 접합의 자연 정전 용량에 걸쳐 축적된 저장된 전하를 방전하기 위해 게이트와 소스 사이에 "블리드 오프" 저항을 부착해야 할 수 있습니다. 그렇지 않으면 전압 소스가 분리된 후에도 JFET를 차단 모드로 유지하기 위해 전하가 남아 있을 수 있습니다.

관련 워크시트:

<울>

접합 전계 효과 트랜지스터(JFET) 워크시트