공핍형 IGFET

절연 게이트 전계 효과 트랜지스터는 JFET와 같은 단극성 장치입니다. 즉, 제어된 전류가 PN 접합을 통과할 필요가 없습니다. 트랜지스터 내부에 PN 접합이 있지만 그 유일한 목적은 채널을 통한 전류를 제한하는 데 사용되는 비전도성 공핍 영역을 제공하는 것입니다.

도식 기호 및 물리적 다이어그램

다음은 "공핍" 유형의 N-채널 IGFET의 다이어그램입니다.

소스 및 드레인 리드가 N 채널의 양쪽 끝에 연결되는 방식과 게이트 리드가 얇은 절연 장벽에 의해 채널과 분리된 금속판에 부착되는 방식에 주목하십시오. 그 장벽은 때때로 매우 우수한 절연체인 이산화규소(모래에서 발견되는 주요 화합물)로 만들어집니다. 이 금속(게이트) - 산화물(장벽) - 반도체(채널) 구성으로 인해 IGFET는 MOSFET이라고도 합니다. 그러나 다른 유형의 IGFET 구성이 있으므로 "IGFET"가 이 일반적인 종류의 트랜지스터에 대해 더 나은 설명어입니다.

또한 IGFET에 4개의 연결이 있는 방법에 주목하십시오. 실제로, 기판 리드는 소스 리드에 직접 연결되어 두 가지를 전기적으로 공통으로 만듭니다. 일반적으로 이 연결은 내부적으로 IGFET에 이루어지며 별도의 기판 연결을 제거하므로 약간 다른 회로도 기호가 있는 3단자 장치가 생성됩니다.

소스와 기판이 서로 공통인 경우 IGFET의 N 및 P 레이어는 외부 와이어를 통해 서로 직접 연결됩니다. 이 연결은 PN 접합에 전압이 가해지는 것을 방지합니다. 그 결과 두 물질 사이에 공핍 영역이 존재하지만 결코 확장되거나 축소될 수 없습니다. JFET 동작은 PN 접합의 공핍 영역의 확장을 기반으로 하지만 여기 IGFET에서는 발생할 수 없으므로 IGFET 동작은 다른 효과를 기반으로 해야 합니다.

실제로, 제어 전압이 게이트와 소스 사이에 인가될 때, 공핍 영역이 게이트에 더 가깝거나 멀어지는 결과로 채널의 전도도가 변경됩니다. 즉, 채널의 유효폭은 JFET와 마찬가지로 변화하지만, 이러한 채널폭의 변화는 공핍영역의 확장이 아니라 공핍영역의 변위에 기인한다.

N-채널 IGFET

N-채널 IGFET에서 게이트에 양(+), 소스에 음(-)을 인가하는 제어 전압은 PN 접합의 공핍 영역을 격퇴하고 N-타입 채널을 확장하며 전도성을 증가시키는 효과가 있습니다.

제어 전압의 극성을 반대로 하면 공핍 영역을 끌어들이고 채널을 좁혀 결과적으로 채널 전도도를 감소시키는 반대 효과가 있습니다.

절연 게이트를 사용하면 JFET에서와 같이 접합을 순방향 바이어스할 위험 없이 모든 극성의 전압을 제어할 수 있습니다. 이 유형의 IGFET는 "공핍형"이라고 하지만 실제로는 채널을 공핍(채널 축소) 또는 강화(채널 확장)할 수 있는 기능이 있습니다. 입력 전압 극성은 채널이 영향을 받는 방식을 결정합니다.

어떤 극성이 어떤 영향을 미치는지 이해하는 것은 생각보다 어렵지 않습니다. 핵심은 채널에 사용된 반도체 도핑 유형(N-채널 또는 P-채널?)을 고려한 다음 해당 도핑 유형을 소스 리드를 통해 채널에 연결된 입력 전압 소스 측에 연결하는 것입니다. IGFET가 N-채널이고 입력 전압이 연결되어 양극(+) 쪽이 게이트에 있고 음극(-) 쪽이 소스에 있는 경우 채널은 여분의 전자가 소스에 축적됨에 따라 향상됩니다. 유전체 장벽의 채널 측. "음수(-)는 N형과 상관 관계가 있으므로 올바른 유형의 전하 캐리어(전자)로 채널을 향상시키고 더 전도성이 있게 만듭니다." 반대로 입력 전압이 N-채널 IGFET에 다른 방식으로 연결되어 음(-)이 게이트에 연결되고 양(+)이 소스에 연결되면 자유 전자가 채널에서 "강탈"됩니다. 게이트 채널 커패시터가 전하를 띠기 때문에 대다수 전하 캐리어의 채널이 고갈되고 전도성이 떨어집니다.

P-채널 IGFET

P-채널 IGFET의 경우 입력 전압 극성 및 채널 효과는 동일한 규칙을 따릅니다. 즉, N-채널 IGFET를 고갈시키거나 강화하기 위해 반대 극성을 취합니다.

표준 IGFET 기호로 적절한 바이어스 극성 설명:

게이트와 소스 사이에 0 전압이 인가되면 IGFET는 소스와 드레인 사이에서 전류를 전도하지만 적절한 게이트 전압으로 강화된 경우만큼의 전류는 흐르지 않습니다. 이것은 공핍형 또는 단순히 D형 IGFET를 트랜지스터 세계에서 자체 범주에 배치합니다. 바이폴라 접합 트랜지스터는 일반적으로 꺼진 장치입니다. 베이스 전류가 없으면 컬렉터를 통해 흐르는 모든 전류를 차단합니다. 접합 전계 효과 트랜지스터는 정상적으로 켜진 장치입니다. 게이트-소스 간 전압이 0이면 최대 드레인 전류를 허용합니다. 그러나 이는 취약한 PN 접합을 손상시킬 위험이 있으므로 실제로 수행해서는 안 됩니다. 그러나 D형 IGFET는 일반적으로 하프온(half-on) 장치입니다. 게이트-소스 전압이 없으면 전도 수준은 차단과 완전 포화 사이의 어딘가에 있습니다. 또한 모든 극성의 인가된 게이트-소스 전압을 견딜 수 있으며, PN 접합은 절연 장벽으로 인한 손상으로부터 보호되며 특히 소스와 기판 사이의 직접 연결이 접합을 가로지르는 전압 차를 방지합니다.

아이러니하게도 D형 IGFET의 전도 거동은 3극관/4극관/5극관의 전자관과 매우 유사합니다. 이 장치는 전압으로 제어되는 전류 조정기로서 마찬가지로 0의 제어 전압이 적용된 상태에서 이를 통해 전류를 허용했습니다. 한 극성(그리드 네거티브 및 캐소드 포지티브)의 제어 전압은 튜브를 통한 전도도를 감소시키는 반면 다른 극성(그리드 포지티브 및 캐소드 네거티브)의 전압은 전도도를 향상시킵니다. 나중에 발명된 트랜지스터 디자인 중 하나가 최초의 능동(전자) 장치와 동일한 기본 특성을 나타낸다는 사실이 궁금합니다.

D형 IGFET의 SPICE 시뮬레이션

몇 가지 SPICE 분석은 D형 IGFET의 전류 조절 동작을 보여줍니다. 먼저 입력 전압이 0인 테스트(게이트가 소스에 단락됨)와 전원 공급 장치가 0V에서 50V로 스위프했습니다. 그래프는 드레인 전류를 보여줍니다:

n-채널 igfet 특성 곡선 m1 1 0 0 0 mod1 vammeter 2 1 dc 0 v1 2 0 .model mod1 nmos vto=-1 .dc v1 0 50 2 .plot dc i(vammeter) .end

모든 트랜지스터에서 예상되는 것처럼 제어된 전류는 광범위한 전원 공급 장치 전압에 걸쳐 조절된 값으로 일정하게 유지됩니다. 이 경우 조정된 지점은 10µA(1.000E-05Amps)입니다. 이제 (소스를 기준으로) 게이트에 음의 전압을 적용하고 0~50볼트의 동일한 범위에서 전원 공급 장치를 스윕할 때 어떤 일이 발생하는지 봅시다.

n-채널 igfet 특성 곡선 m1 1 3 0 0 mod1 vin 0 3 dc 0.5 전류계 2 1 dc 0 v1 2 0 .model mod1 nmos vto=-1 .dc v1 0 50 2 .plot dc i(vammeter) .end

당연히 드레인 전류는 이제 2.5µA의 더 낮은 값으로 조정됩니다(0 입력 전압에서 10µA로 감소). 이제 IGFET를 향상시키기 위해 다른 극성의 입력 전압을 적용해 보겠습니다.

n-채널 igfet 특성 곡선 m1 1 3 0 0 mod1 vin 3 0 dc 0.5 전류계 2 1 dc 0 v1 2 0 .model mod1 nmos vto=-1 .dc v1 0 50 2 .plot dc i(vammeter) .end

작은 제어 전압으로 향상된 트랜지스터로 드레인 전류는 이제 22.5μA(2.250E-05A)의 증가된 값입니다. 이 세 세트의 전압 및 전류 수치에서 게이트-소스 전압에 대한 드레인 전류의 관계가 JFET에서와 마찬가지로 비선형적이라는 것이 분명해야 합니다. 1/2볼트의 공핍 전압에서 드레인 전류는 2.5μA입니다. 0볼트 입력에서 드레인 전류는 최대 10μA까지 올라갑니다. 1/2볼트의 강화 전압에서 전류는 22.5μA입니다. 이 비선형성을 더 잘 이해하기 위해 SPICE를 사용하여 음수(고갈) 수치에서 양수(향상) 수치로 스위핑하고 V1의 전원 공급 장치 전압을 유지하면서 입력 전압 값 범위에 대해 드레인 전류를 플로팅할 수 있습니다. 상수 값:

n-채널 igfet m1 1 3 0 0 mod1 vin 3 0 vammeter 2 1 dc 0 v1 2 0 dc 24 .model mod1 nmos vto=-1 .dc vin -1 1 0.1 .plot dc i(vammeter) .end

JFET의 경우와 마찬가지로 IGFET의 고유한 비선형성은 입력 신호가 출력에서 ​​100% 정확도로 재생되지 않기 때문에 증폭기 회로에서 왜곡을 유발할 가능성이 있습니다. 또한 공핍 방향으로 약 1볼트의 게이트-소스 전압이 채널을 핀치오프할 수 있으므로 드레인 전류가 거의 없음을 주목하십시오. JFET와 같은 D형 IGFET에는 특정 핀치오프 전압 정격이 있습니다. 이 등급은 트랜지스터의 고유한 특성에 따라 달라지며 여기에서 본 시뮬레이션과 다를 수 있습니다.

IGFET의 특성곡선

IGFET에 대한 일련의 특성 곡선을 플롯하면 JFET의 패턴과 다르지 않은 패턴을 볼 수 있습니다.

관련 워크시트:

<울>

절연 게이트 전계 효과 트랜지스터 워크시트