디플리션 타입 IGFET 이해: 설계, 동작 및 SPICE 분석

절연 게이트 전계 효과 트랜지스터(IGFET)는 JFET처럼 단극성 소자입니다: 제어 전류가 단일 반도체 유형 내에서만 흐르므로 전류가 PN 접합을 가로지르지 않습니다.

소자 내부에는 PN 접합이 오직 비전도성 공핍 영역을 형성해 채널을 통한 전류를 제한하는 목적으로만 존재합니다. 접합 자체는 전류를 흘리지 않습니다.

회로도 심볼 및 물리적 다이어그램

아래는 디플리션 타입 N채널 IGFET의 회로도입니다:

소스와 드레인 리드가 N채널 양 끝에 연결되고, 게이트가 얇은 절연 장벽(주로 이산화 규소, 모래의 주성분)으로 분리된 금속 플레이트에 연결되는 것을 주목하세요. 이 금속-산화물-반도체(MOS) 구조는 많은 IGFET을 MOSFET이라고도 부르게 하지만, "IGFET"가 절연 게이트 소자 전체 클래스를 더 잘 설명합니다.

현대 IGFET은 보통 기판을 소스에 내부적으로 연결해 3단자 소자를 만듭니다. 아래 회로도는 그 일반적인 구성을 반영합니다:

기판과 소스가 전기적으로 공통이므로 내부 PN 접합에 전압을 걸 수 없습니다. 결과적으로 JFET처럼 공핍 영역을 확장하거나 축소할 수 없고, 대신 IGFET의 동작은 해당 공핍 영역이 게이트에 대해 변위하는 데 달려 있습니다.

N채널 IGFET

소스 대비 게이트에 양전압을 인가하면 공핍 영역이 반발되어 N형 채널이 넓어지고 전도도가 증가합니다:

극성을 반전하면 공핍 영역이 끌어당겨져 채널이 좁아지고 전도도가 감소합니다:

절연 게이트는 내부 접합의 순방향 바이어스 위험 없이 제어 전압의 모든 극성을 허용합니다—JFET을 제한하는 우려 사항입니다. "디플리션 타입"으로 레이블되었지만, 게이트-소스 전압 극성에 따라 소자는 디플리트(채널 좁아짐)되거나 인핸스(채널 넓어짐)될 수 있습니다.

효과를 예측하려면 채널의 반도체 도핑(N 또는 P형)과 소스 전압의 부호를 매칭하세요. N채널 소자에서 양의 게이트와 음의 소스는 유전체 채널 측에 전자를 축적시켜 채널을 인핸스합니다. 극성이 바뀌면 채널에서 전자가 제거되어 디플리트되고 전도도가 낮아집니다.

P채널 IGFET

P채널 소자는 같은 원리를 따르지만 필요 극성이 반전됩니다. 다음 이미지들이 바이어싱을 보여줍니다:

게이트-소스 전압이 0일 때 디플리션 타입 IGFET은 소스와 드레인 사이에서 전도하지만 최대 용량은 아닙니다—바이폴라 트랜지스터가 노멀리 오프, JFET이 노멀리 온인 것과 달리, 사실상 반-온(half-on) 소자처럼 동작합니다.

게이트가 절연되어 있으므로 IGFET은 어떤 극성의 게이트-소스 전압도 견딥니다. PN 접합은 보호되며, 직접적인 소스-기판 연결로 접합 양단에 전압 차가 생기지 않습니다.

놀랍게도 D타입 IGFET의 전도 동작은 초기 진공관과 유사합니다. 그리드 전압이 캐소드와 애노드 사이 전자 흐름을 억제하거나 증강시킬 수 있었습니다.

D타입 IGFET SPICE 시뮬레이션

다음 SPICE 실행들은 디플리션 타입 IGFET의 전류 조절 특성을 보여줍니다.

첫째, 게이트가 소스에 단락(0V)되고 공급 전압이 0V에서 50V로 쓸 때, 드레인 전류는 전체 범위에서 10µA로 조절됩니다:

n-channel igfet characteristic curve m1 1 0 0 0 mod1 vammeter 2 1 dc 0 v1 2 0 .model mod1 nmos vto=-1 .dc v1 0 50 2 .plot dc i(vammeter) .end 

게이트에 –0.5V 음전압을 걸고 공급을 다시 쓸면 조절된 드레인 전류가 2.5µA로 감소합니다:

n-channel igfet characteristic curve m1 1 3 0 0 mod1 vin 0 3 dc 0.5 vammeter 2 1 dc 0 v1 2 0 .model mod1 nmos vto=-1 .dc v1 0 50 2 .plot dc i(vammeter) .end 

반대로 게이트에 +0.5V 양전압을 걸면 전류가 22.5µA로 증가합니다:

n-channel igfet characteristic curve m1 1 3 0 0 mod1 vin 3 0 dc 0.5 vammeter 2 1 dc 0 v1 2 0 .model mod1 nmos vto=-1 .dc v1 0 50 2 .plot dc i(vammeter) .end 

이 결과들은 게이트-소스 전압과 드레인 전류 간 비선형 관계를 확인하며, JFET에서 본 것과 유사합니다. 약 –1V의 디플리팅 전압으로 채널을 핀치오프해 드레인 전류를 사실상 제로로 줄일 수 있습니다. 정확한 핀치오프 전압은 각 소자 사양에 따라 다릅니다.

IGFET 특성 곡선

서로 다른 게이트 전압에 대한 여러 특성 곡선을 플로팅하면 JFET의 패밀리 커브와 유사한 패턴이 나옵니다:

관련 워크시트:

• 절연 게이트 전계 효과 트랜지스터 워크시트