공통 소스 증폭기(IGFET): 설계, 바이어싱 및 성능

공통 소스 증폭기(IGFET)

공통 소스(CS) 스테이지는 MOSFET(IGFET) 증폭기 설계의 주력입니다. 세 가지 기본 MOSFET 토폴로지 중 가장 높은 전압 이득을 제공해 오디오, RF, 혼성 신호 애플리케이션에 이상적입니다.

주요 특성

• 전압 이득(Av) ≈ –g_m·R_out (일반적으로 20~50 V/V)
• 입력 임피던스 – 매우 높음(메가옴~기가옴)
• 출력 임피던스 – 낮음(수백 옴~수 킬로옴)
• 대역폭 – 밀러 효과와 기생 커패시턴스에 의해 제한

바이어싱 및 DC 동작점

적절한 바이어싱은 MOSFET이 전압 제어 전류 소스처럼 동작하는 포화 영역에서 동작하도록 보장합니다. 일반적인 바이어스 방식에는:

• 선형성과 바이어스 안정성을 위한 소스 디제너레이션 저항이 있는 저항 분할기.
• 다이오드 연결 MOSFET을 사용해 V_GS를 자동 설정하는 셀프 바이어스.
• 레퍼런스 전압과 전류 미러 부하로 정밀도를 위한 전압 모드 바이어싱.

부하 선택

이득, 출력 스윙, 선형성을 트레이드오프하기 위해 세 가지 대표적 부하 구성이 사용됩니다:

• 저항 부하 – 단순하나 전력 소산에 의해 제한.
• 전류 미러 부하 – 유효 부하 저항을 2배로 늘려 이득 향상.
• CMOS 부하(p-MOS + n-MOS) – 높은 출력 스윙과 낮은 왜곡 제공.

주파수 응답

밀러 커패시턴스(C_gs·(1 – Av))가 고주파 대역폭을 크게 감소시킵니다. 완화 기법에는:

• 저커패시턴스 트랜지스터 사용(예: JFET 또는 저-C_gs CMOS).
• 드레인과 소스 사이 피드백 저항 추가.
• C_gs를 출력에서 격리하는 캐스코드 스테이지 채용.

실용적 설계 예제

 # 파라미터 VDD = 5.0 V Rsource = 1 kΩ Rd = 10 kΩ M1 = N채널 MOSFET (Vth = 1.5 V) # 바이어스 계산 VGS = VDD – ID·(Rd + Rsource) # ID = 2 mA 선택 → VGS ≈ 3.0 V # 이득 gm = 2·ID / (VGS – Vth) ≈ 1.33 mS Av ≈ –gm·(Rd || ro) ≈ –12 V/V 

응용

• 오디오 프리앰프 – 고이득, 중간 대역폭.
• RF 믹서 – 선형성과 저잡음 지수.
• 디지털 로직 레벨 시프팅 – 높은 입력 임피던스.

바이어싱, 부하 선택, 밀러 효과 완화를 마스터함으로써 설계자는 공통 소스 증폭기의 잠재력을 다양한 전자 회로에 최대한 활용할 수 있습니다.