연산 증폭기 모델

연산 증폭기에 대한 언급은 일반적으로 소형 실리콘 칩에 집적 회로로 구축된 반도체 장치의 비전을 불러일으키지만 최초의 연산 증폭기는 실제로 진공관 회로였습니다. 최초의 상업용 범용 연산 증폭기는 1952년 George A. Philbrick Researches, Incorporated에서 제조되었습니다. K2-W로 명명된 이 증폭기는 8핀(8핀) 그 시대의 전자 장비 섀시에 쉽게 설치하고 서비스할 수 있는 소켓입니다. 어셈블리는 다음과 같이 생겼습니다.

개략도는 1952년 표준에도 불구하고 10개의 저항 및 2개의 커패시터와 함께 2개의 튜브를 보여줍니다. 회로 설계는 매우 간단합니다.

진공관은 어떻게 작동합니까?

진공관의 작동에 익숙하지 않은 경우 N-채널 공핍형 IGFET 트랜지스터와 유사하게 작동합니다. 즉, 제어 그리드(점선)가 음극(관 기호의 바닥 근처의 구부러진 선)이고 제어 그리드가 음극보다 덜 양수(또는 더 음수)로 만들어지면 더 적은 전류를 전도합니다. 왼쪽의 트윈 3극관은 차동 쌍으로 기능합니다. , 차동 입력(반전 및 비반전 입력 전압 신호)을 단일 증폭된 전압 신호로 변환한 다음 전압 분배기(1MΩ-2.2MΩ)를 통해 두 번째 3극관 쌍의 왼쪽 3극관 제어 그리드에 공급됩니다. 이 3극관은 더 큰 전압 이득을 위해 차동 쌍의 출력을 증폭하고 반전시킨 다음, 증폭된 신호는 더 큰 전류 이득을 위해 비반전 증폭기 구성에서 동일한 이중 3극관의 두 번째 3극관에 결합됩니다. 두 개의 네온 "글로우 튜브"는 반도체 제너 다이오드의 동작과 유사한 전압 조정기 역할을 하여 두 개의 단일 종단 증폭기 3극관 사이의 커플링에 바이어스 전압을 제공합니다.

+300/-300볼트의 이중 공급 전압으로 이 연산 증폭기는 출력을 +/- 50볼트만 스윙할 수 있으며 이는 오늘날의 표준으로는 매우 열악합니다. 그것은 15,000 ~ 20,000의 개방 루프 전압 이득, +/- 12볼트/μ초의 슬루율, 1mA의 최대 출력 전류, 3와트 이상의 대기 전력 소비(튜브의 필라멘트를 위한 전력 제외)를 가졌습니다. !), 1952년 달러로 약 $24입니다. 더 정교한 회로 설계를 사용하여 더 나은 성능을 얻을 수 있었지만 더 많은 전력 소비, 더 많은 비용 및 감소된 안정성을 희생해야만 했습니다.

고체 트랜지스터가 연산 증폭기에 미치는 영향

솔리드 스테이트 트랜지스터의 출현으로 대기 전력 소비가 훨씬 적고 신뢰성이 향상된 연산 증폭기가 가능해졌지만 다른 많은 성능 매개변수는 거의 동일하게 유지되었습니다. 1966년경의 범용 솔리드 스테이트 연산 증폭기인 Philbrick의 모델 P55A를 예로 들어 보겠습니다. P55A는 40,000의 개방 루프 이득, 1.5볼트/μ초의 슬루율 및 +/- 11볼트의 출력 스윙을 자랑했습니다. 전원 공급 장치 전압 +/- 15볼트), 최대 출력 전류 2.2mA, 비용 $49(또는 "유틸리티 등급" 버전의 경우 약 $21). 당시 Philbrick 라인업의 다른 연산 증폭기와 마찬가지로 P55A는 개별 구성 요소 구조로 구성되어 트랜지스터, 저항 및 커패시터를 구성하는 트랜지스터, 저항 및 커패시터가 대형 집적 회로 패키지와 유사한 견고한 "벽돌"에 들어 있었습니다.

개별 부품을 사용하여 조잡한 연산 증폭기를 구축하는 것은 그리 어렵지 않습니다. 이러한 회로 중 하나의 개략도가 아래 그림에 나와 있습니다.

개별 부품으로 만든 단순한 연산 증폭기입니다.

성능은 현대 표준에 비해 다소 열악하지만 최소한의 기능을 가진 연산 증폭기를 만드는 데 복잡성이 필요하지 않음을 보여줍니다. 트랜지스터 Q₃ 및 Q₄ K2-W 회로도의 첫 번째 3극관에 해당하는 반도체인 또 다른 차동 쌍 회로의 핵심을 형성합니다. 진공관 회로에서와 같이 차동 쌍의 목적은 두 입력 단자 사이의 차동 전압을 증폭하여 단일 종단 출력 전압으로 변환하는 것입니다.

집적 회로 기술이 연산 증폭기 설계에 미치는 영향

집적 회로(IC) 기술의 출현으로 연산 증폭기 설계는 성능, 신뢰성, 밀도 및 경제성이 크게 향상되었습니다. 1964년과 1968년 사이에 페어차일드(Fairchild Corporation)는 702, 709 및 여전히 인기 있는 741의 세 가지 IC 연산 증폭기 모델을 출시했습니다. 단순성과 내결함성(예:출력의 단락 보호)으로 인해 애호가들에게 인기가 있습니다. 많은 741 연산 증폭기를 남용한 개인적인 경험으로 인해 죽이기 힘든 칩이라는 결론에 도달했습니다. . .

모델 741 연산 증폭기의 내부 개략도는 아래 그림에 나와 있습니다.

모델 741 연산 증폭기의 개략도

집적 회로 표준에 따르면 741은 매우 단순한 장치입니다. 소규모 통합의 예 , 또는 SSI 기술. 개별 부품을 사용하여 이 회로를 구축하는 것은 작은 문제가 아니므로 많은 부품 수가 관련된 개별 부품보다 가장 원시적인 집적 회로 기술의 장점을 볼 수 있습니다.

일부 연산 증폭기의 성능 사양 비교

더 나은 성능을 원하는 애호가, 학생 또는 엔지니어는 말 그대로 수백 가지의 연산 증폭기 모델 중에서 선택할 수 있습니다. 많은 사람들이 개당 1달러 미만으로 판매되며 심지어 소매까지 가능합니다! 특수 목적 계측 및 무선 주파수(RF) 연산 증폭기는 훨씬 더 비쌀 수 있습니다. 이 섹션에서는 성능 사양을 비교 및 ​​대조하면서 몇 가지 인기 있고 저렴한 연산 증폭기를 선보일 것입니다. 유서 깊은 741은 비교를 위한 "벤치마크"로 포함되지만 이전에 말했듯이 구식 디자인으로 간주됩니다.

널리 사용되는 연산 증폭기

모델 기기/패키지 전원 공급 장치 대역폭 바이어스 전류 슬루율 출력 전류 숫자 (카운트) (V) (MHz) (nA) (V/µS) (mA) TL082212 / 36481317LM301A110 / 3612500.525LM318110 / 40155007020LM32443 / 321450.2520LF353212 / 36481320LF356110 / 36581225LF411110 / 364201525741C110 / 3615000.525LM833210 / 36151050740LM145826 / 3618001045CA313015 / 16150.051020

위의 표에 나열된 것은 전자 제품 공급업체에서 널리 사용할 수 있는 저렴한 연산 증폭기 모델 중 일부에 불과합니다. 대부분은 Radio Shack과 같은 소매 용품점을 통해 구입할 수 있습니다. 모두 제조업체에서 직접 비용이 $1.00 미만입니다(2001년 가격). 보시다시피 이러한 장치 중 일부는 성능에 상당한 차이가 있습니다. 입력 바이어스 전류의 매개변수를 예로 들어 보겠습니다. CA3130은 0.05nA(또는 50pA)에서 가장 낮은 상을 수상했으며 LM833은 1μA를 약간 상회하는 가장 높은 상을 받았습니다. 모델 CA3130은 입력 단계에서 MOSFET 트랜지스터를 사용하여 매우 낮은 바이어스 전류를 달성합니다. 한 제조업체는 3130의 입력 임피던스를 1.5테라옴 또는 1.5 x 10 ¹² 로 광고합니다. 옴! 낮은 바이어스 전류 수치로 여기에 표시된 다른 연산 증폭기는 JFET 입력 트랜지스터를 사용하는 반면 높은 바이어스 전류 모델은 바이폴라 입력 트랜지스터를 사용합니다.

741은 많은 전자 프로젝트 회로도에 지정되어 있고 많은 교과서에 소개되어 있지만 성능은 모든 면에서 다른 디자인보다 오래 전부터 있었습니다. 원래 741을 기반으로 한 일부 디자인조차도 원래 디자인 사양을 훨씬 능가하도록 수년에 걸쳐 개선되었습니다. 한 예로 8핀 DIP 패키지에 2개의 연산 증폭기가 있는 모델 1458이 있는데, 한때 단일 741과 동일한 성능 사양을 가졌습니다. 최신 버전에서는 더 넓은 전원 공급 전압 범위를 자랑합니다. 741의 출력 단락 보호 기능은 그대로 유지하면서 741보다 50배, 출력 전류 용량은 거의 두 배입니다. JFET 및 MOSFET 입력 트랜지스터가 있는 연산 증폭기 far 바이어스 전류 측면에서 741의 성능을 능가하며 일반적으로 대역폭 및 슬루율 측면에서도 741을 능가합니다.

연산 증폭기에 대한 내 개인적인 권장 사항은 다음과 같습니다. 낮은 바이어스 전류가 우선순위(예:저속 적분기 회로)인 경우 3130을 선택합니다. 범용 DC 증폭기 작업의 경우 1458이 우수한 성능을 제공합니다(그리고 하나의 패키지 공간에 두 개의 연산 증폭기를 얻습니다). 성능을 업그레이드하려면 1458에 대한 핀 호환 대체품인 모델 353을 선택하십시오. 353은 매우 낮은 바이어스 전류를 위해 JFET 입력 회로로 설계되었으며 1458보다 4배 큰 대역폭을 가지고 있습니다. 출력 전류 제한이 더 낮습니다(그러나 여전히 단락 보호됨). 지역 전자 제품 공급업체의 선반에서 찾기가 더 어려울 수 있지만 가격은 1458만큼 합리적입니다.

낮은 전원 공급 장치 전압이 요구 사항인 경우 모델 324를 권장합니다. 모델 324는 최저 3볼트 DC에서 작동하기 때문입니다. 입력 바이어스 전류 요구 사항도 낮고 단일 14핀 칩에 4개의 연산 증폭기를 제공합니다. 주요 약점은 속도가 1MHz 대역폭으로 제한되고 출력 슬루율이 µs당 0.25볼트에 불과하다는 것입니다. 고주파수 AC 증폭기 회로의 경우 318은 매우 우수한 "범용" 모델입니다.

고대역폭 및 고전류 연산 증폭기 샘플

특수 목적 연산 증폭기는 더 나은 성능 사양을 제공하는 적당한 비용으로 사용할 수 있습니다. 이들 중 다수는 최대 대역폭 또는 최소 바이어스 전류와 같은 특정 유형의 성능 이점에 맞게 조정됩니다. 아래 표의 고대역폭용으로 설계된 연산 증폭기를 예로 들어 보겠습니다.

고대역폭 연산 증폭기

모델 기기/패키지 전원 공급 장치 대역폭 바이어스 전류 슬루율 출력 전류 숫자 (카운트) (V) (MHz) (nA) (V/µS) (mA) CLC404110 / 1423244,000260070CLC42515 / 14190040,00035090

CLC404의 가격은 $21.80(인플레이션에 대한 보정은 없지만 George Philbrick의 첫 상용 연산 증폭기와 거의 비슷함)인 반면 CLC425는 유닛당 $3.23로 상당히 저렴합니다. 두 경우 모두 높은 바이어스 전류와 제한된 전원 공급 전압 범위를 희생하면서 고속이 달성됩니다. 고전력 출력용으로 설계된 일부 연산 증폭기는 아래 표에 나열되어 있습니다.

고전류 연산 증폭기

모델 기기/패키지 전원 공급 장치 대역폭 바이어스 전류 슬루율 출력 전류 숫자 (카운트) (V) (MHz) (nA) (V/µS) (mA) LM12CL115 / 800.71000913,000LM717115.5 / 3620012,0004100100

예, LM12CL은 실제로 13amp의 정격 출력 전류를 가지고 있습니다. (13,000밀리암페어)! 가격은 14.40달러로 기기의 성능을 고려할 때 많은 돈이 아닙니다. 반면에 LM7171은 높은 전류 출력 능력과 빠른 전압 출력 능력(높은 슬루율)을 교환합니다. 가격은 1.19달러로 일부 "범용" 연산 증폭기만큼 낮습니다.

증폭기 패키지는 베어 연산 증폭기와 달리 완전한 애플리케이션 회로로 구입할 수도 있습니다. 예를 들어, 정밀 증폭기 제품 라인으로 오랫동안 알려진 Burr-Brown 및 Analog Devices 회사는 사전 설계된 패키지와 기타 특수 증폭기 장치로 계측 증폭기를 제공합니다. 수리 후 높은 정밀도와 반복성이 중요한 설계에서는 회로 설계자가 개별 연산 증폭기에서 회로를 구축하는 것보다 사전 엔지니어링된 증폭기 "블록"을 선택하는 것이 유리할 수 있습니다. 물론 이러한 장치는 일반적으로 개별 연산 증폭기보다 훨씬 더 비쌉니다.

관련 워크시트:

<울>

기본 연산 증폭기 워크시트