운영 증폭기 실무 고려사항: 비이상적 특성 이해

실제 오피앰프는 이상 모델과 여러 면에서 다릅니다: 입력 오프셋, 유한한 공통모드 제거, 입력 바이어스 전류, 온도 드리프트, 주파수 의존 이득·위상. 이 비이상성을 이해하는 건 강건한 아날로그 회로 설계에 필수입니다. 대부분 오차는 단순 응용에선 무시 가능하지만, 정밀 계측, 신호 조절, 고속 시스템에선 치명적일 수 있습니다. 경우에 따라 보상 가능하지만, 더 비싼 고성능 소자가 필요하기도 합니다.

공통모드 이득

이상적 차동 증폭기에서 출력은 두 입력 전압 차이만의 함수입니다. 입력을 쇼트시켜(차동 전압 0) 공통모드 전압 V_CM을 걸어도 출력이 안 변해야 하므로 이상적 공통모드 이득은 0입니다.

실제 오피앰프는 작은 공통모드 이득을 보입니다. 공통모드 제거비(CMRR)는 차동 이득 대 공통모드 이득 비율로 정의:

고전 741의 CMRR은 평균 70dB, 약 3,000:1 비율. 차동 이득이 보통 몇 자릿수 더 크므로 부 피드백 사용 시 공통모드 이득 영향은 대개 미미합니다. 하지만 계측형 구성에서 저항 불일치가 상당한 공통모드 이득을 유발할 수 있습니다.

아래는 입력을 쇼트시키고 공통모드 전압을 스윕한 계측 증폭기 SPICE 시뮬레이션입니다. 완벽 균형 회로에선 출력이 전 구간 0V 유지:

instrumentation amplifier
v1 1 0
rin1 1 0 9e12
rjump 1 4 1e-12
rin2 4 0 9e12
e1 3 0 1 2 999k
e2 6 0 4 5 999k
e3 9 0 8 7 999k
rload 9 0 10k
r1 2 3 10k
rgain 2 5 10k
r2 5 6 10k
r3 3 7 10k
r4 7 9 10k
r5 6 8 10k
r6 8 0 10k
.dc v1 0 10 1
.print dc v(9)
.end

v1 v(9)
0.000E+00 0.000E+00
1.000E+00 1.355E-16
2.000E+00 2.710E-16
3.000E+00 0.000E+00
4.000E+00 5.421E-16
5.000E+00 0.000E+00
6.000E+00 0.000E+00
7.000E+00 0.000E+00
8.000E+00 1.084E-15
9.000E+00 -1.084E-15
1.000E+01 0.000E+00

작은 저항 불균형(예: R₅ 10kΩ→10.5kΩ)을 주면 측정 가능한 공통모드 이득이 나타납니다.

v1 v(9)
0.000E+00 0.000E+00
1.000E+00 -2.439E-02
2.000E+00 -4.878E-02
3.000E+00 -7.317E-02
4.000E+00 -9.756E-02
5.000E+00 -1.220E-01
6.000E+00 -1.463E-01
7.000E+00 -1.707E-01
8.000E+00 -1.951E-01
9.000E+00 -2.195E-01
1.000E+01 -2.439E-01

입력 차동은 여전히 0인데 출력이 0~10V 공통모드 스윕에서 ~0.24V 변동, 저항 불일치가 바람직하지 않은 공통모드 이득을 만듦을 보여줍니다. 해결책: 정밀 저항 매칭, 가능하면 최종 오피앰프 피드백 네트워크에 트림 포트 추가해 잔여 공통모드 이득 널링.

오프셋 전압

오프셋 전압은 두 입력을 쇼트시켰을 때 출력에 나타나는 전압. 이상적으론 0이지만 실제론 수 mV로, 특히 단일 전원 설계에서 출력을 포화시킬 수 있습니다. 오프셋은 완전 이상적 증폭기에 가했을 때 관측된 출력을 낼 등가 입력 전압으로 표현:

다수 오피앰프에 오프셋 널 핀 제공(예: 741 8핀 DIP 1, 5번 핀). 이 핀들 사이와 입력 바이어스 전압 사이에 작은 포트 연결해 오프셋을 근사 0으로 미세 조정. 모든 오피앰프가 오프셋 널 핀을 노출하진 않으니 데이터시트 확인 필요.

바이어스 전류

오피앰프 입력 임피던스는 높지만, 내부 입력 단 동작을 위해 바이어스 전류(보통 수 µA) 필요. 단일 입력이 고임피던스 소스(열전대, pH 전극 등)에 연결된 회로에서 바이어스 전류가 직렬 저항에 전압 강하를 만들어 측정 오차 유발.

예: 1MΩ 소스 저항을 둔 전압 팔로워에서 10µA 바이어스 전류면 10mV 오차. 완화 기법으로 다른 입력에 같은 값 저항을 추가해 바이어스 전류 전압 강하를 균형 맞춤:

반전/비반전 증폭기에서 보상 저항은 피드백 네트워크 두 저항 병렬 합과 매칭되게 선택:

전원 접지도 중요. 공통 접지 없으면 바이어스 전류 흐를 경로 없어 오피앰프 입력 단이 무용지물. 항상 전원 한 단자가 회로 접지 기준에 연결되게 하세요.

드리프트(Drift)

온도 변화로 바이어스 전류, 오프셋 전압 등 파라미터가 드리프트. 드리프트 정도는 소자 기술에 따라 다름. JFET/MOSFET 입력 오피앰프가 바이폴라 설계보다 일반적으로 드리프트 낮음. 저드리프트 부품 선택, 고정밀 요구 시 항온 챔버 등 안정적 온도 환경 유지가 최선.

주파수 응답

높은 차동 이득 탓에 오피앰프는 피드백 발진 경향. 3130으로 만든 단순 전압 팔로워도 두 '보상' 핀 사이 보상 커패시터 없으면 발진. 내부 커패시터가 있어도(741 등) AC 이득이 주파수에 따라 떨어지며 사용 대역폭 제한.

제조사는 주파수 응답 곡선(이득 vs 주파수) 제공. 설계자는 폐루프 대역폭 지정 시 이 곡선 참조해 성능 저하·불안정 회피.

입력-출력 위상 천이

위상 천이 예시로 OPA227을 비반전 34배(~50dB) 구성으로 측정. 개방 루프 이득이 50dB 폐루프 선과 약 22kHz에서 교차해 지배 극점 형성. 결과 폐루프 위상 천이:

• ~0° at 2.2kHz (극점 한 디케이드 아래)
• ~45° at 22kHz (극점에서)
• ~90° at 220kHz (극점 한 디케이드 위)

오실로스코프 캡처가 예측 확인: 2.2kHz 위상차 없음, 22kHz ~45°, 220kHz ~90°.

관련 워크시트

• 가산기 및 감산기 오피앰프 회로 워크시트
• 반전/비반전 오피앰프 전압 증폭기 회로 워크시트