IC 741(연산 증폭기) 기초 | 회로 작동 | 형질

소개:

연산 증폭기는 우리의 오디오 증폭기, 내부 컴퓨터(즉, DAC 및 ADC 등), 계측 증폭기(즉, 감지 산업에서 사용), 비교기, 발진기, 필터, 로그 및 안티로그 증폭기, V-I 및 I-V에 널리 사용됩니다. 변환기, 통합자, 미분기, 내부 555 타이머 파동 발생기 등

연산 증폭기(IC 741) 내부에 기본적으로 무엇이 있는지 생각해 본 적이 있습니까? , 위에서 언급한 다양한 기능을 수행하기 위해 어떻게 구성되고 그 특징은 무엇인지. 이 기사가 연산 증폭기에 대한 기본 지식을 제공하기를 바랍니다.

OPERATIONAL AMPLIFIER라는 이름에서 알 수 있듯이 OPERATIONAL이라는 단어에 대해 어떻게 생각하십니까? 당신이 수학 연산에 대해 생각하고 있다면 당신이 옳습니다. 원래 수학적 연산(즉, 덧셈, 뺄셈, 적분 및 미분)을 수행하고 아날로그 신호를 처리하도록 설계된 장치입니다. 적절한 외부 구성 요소를 추가하면 위에서 언급한 것처럼 현대의 연산 증폭기를 다양한 애플리케이션에 사용할 수 있습니다. 또한 AC 및 DC 신호를 증폭하는 데 사용할 수도 있습니다. AMPLIFIER라는 단어는 신호의 강도를 높이는 것을 의미합니다.

차동 증폭기로 구성된 매우 높은 이득 증폭기이며 레벨 변환기와 출력단으로 구성됩니다. OP 앰프는 기본적으로 적당한 값의 저항을 가진 트랜지스터의 구성입니다.

IC 741에 대한 간략한 검토:

1965년 페어차일드는 1세대 연산 증폭기인 uA709를 출시했습니다. 보호를 위해 외부 부품이 필요한 몇 가지 단점이 있습니다. 단점은 단락 보호, 래치업 문제, 외부 부품(예:2개의 커패시터 및 저항)을 필요로 하는 주파수 보상 문제가 없다는 것입니다.

1968년, 페어차일드는 내부 보상 자산 uA741을 도입했습니다. uA709와 달리 래치업 문제가 없고 단락 보호 및 주파수 안정성이 있습니다. uA741은 2세대 연산 증폭기라고도 합니다.

IC 741의 IC 식별 및 PIN 구성

요즘 많은 제조업체에서 741개의 연산 증폭기를 생산하고 있습니다. 특정 제조업체에서 제조한 741개의 연산 증폭기를 식별하는 방법은 무엇입니까? 많은 연산 증폭기는 7자리 ID 코드를 사용하여 식별됩니다. 예를 들어

첫째, 접두사는 특정 제조업체를 식별합니다. 둘째, 두 가지를 알려주는 지정자( (i) 3자리 숫자는 연산 증폭기 유형을 식별합니다.  (ii) 마지막 문자는 특정 연산 증폭기의 작동 온도를 나타냅니다. 셋째, 접미사는 패키지 유형을 나타냅니다.   

핀 7과 핀 4는 공급 핀으로 사용되며 핀 7에는 양극 공급 장치가 연결되고 핀 4에는 음극 공급 장치가 연결됩니다. 두 개의 입력이 있습니다(즉, 하나는 반전 입력 핀 2이고 다른 하나는 비반전 입력 핀 3). 핀 1과 핀 5는 오프셋 널 핀이고 전위차계(일반적인 값 10k)는 출력을 0으로 설정하기 위해 이들 단자 사이에 연결됩니다. 핀 8은 연산 증폭기의 내부 회로와 연결되어 있지 않으며 표준 8핀 패키지 IC를 완전히 채우기 위해 만들어졌습니다.

IC741 OP-AMP의 내부 회로:

기본적으로 741개의 바이폴라 트랜지스터 연산 증폭기 IC는 20개의 BJT 트랜지스터로 구성됩니다. 이제 내부 회로를 이해하기 위해 회로를 여러 블록으로 나눕니다.

1. 파란색으로 표시된 블록은 차동 증폭기로 구성됩니다.
2. 빨간색 윤곽선으로 표시된 블록은 현재 미러를 구성합니다.
3. 자홍색으로 표시된 블록은 클래스 A 증폭기(즉, 전압 증폭기)로 구성됩니다.
4. 녹색과 청록색으로 표시된 블록은 레벨 변환기와 출력 증폭기(즉, 클래스 AB 증폭기)로 구성됩니다.

이제 각 블록을 이해해 보겠습니다.

차동 증폭기는 먼저 높은 입력 임피던스를 제공하고 이득을 제공하는 정합 NPN 이미터 팔로워 Q1 및 Q2로 구성되며, 두 번째로 능동 부하 Q7, Q5를 구동하는 데 사용되는 정합 공통 베이스 Q3 및 Q4 PNP 트랜지스터로 구성됩니다. Q6. Q5 및 Q6은 정합 쌍이며 오프셋 널 입력 신호에 대해 차동 증폭기의 기능을 수행합니다. Q5 &Q6의 전류는 입력 핀 1&5 사이에 연결된 10k 포트를 변경하여 제어됩니다. 트랜지스터 Q1&Q3은 직렬로 종속 연결되고 Q2&Q4도 종속 연결되어 입력 단자에 입력이 적용될 때 높은 이득을 제공합니다. 차동 증폭기는 또한 공통 신호(즉, 두 입력 단자에서 공통되는 노이즈)를 거부하는 기능이 있습니다.

(Q8-Q9) 및 (Q12-Q13)으로 구성된 전류 미러는 윌슨 전류 미러로 구성됩니다. 반면, 트랜지스터 Q10-Q11은 더 넓은 전류 미러로 구성되어 이러한 전류 미러는 안정적인 작동을 위해 회로에 일정한 대기 전류를 유지합니다.

클래스 A 증폭기는 달링턴 쌍으로 구성되고 전압 이득을 제공하는 두 개의 NPN 트랜지스터 Q15&Q19로 구성되며, 트랜지스터 Q22는 Q20에 제공되는 과전류를 방지하는 데 사용됩니다(즉, 공통 콜렉터 달링턴 쌍으로부터 전류를 수신하는 싱크 트랜지스터). .

트랜지스터 Q16은 4.5k 및 7.5k 저항(전압 레벨 시프터라고도 함)과 함께 출력 신호가 왜곡되는 것을 방지하는 데 사용됩니다. 이제 클래스 AB 증폭기의 출력 단계에 있는 증폭기(Q14, Q17&Q20으로 구성). Q14 및 Q20은 출력 임피던스(일반적으로 50-75 Ohms)를 제공하고 전류 이득을 제공하는 무료 클래스 AB 증폭기입니다. 반면 Q17은 출력에서 ​​전류를 제한합니다.

전류 미러(Q8 및 Q9)로부터의 전류는 (Q1-Q3) &(Q2-Q4)로 구성된 차동 증폭기로 나뉩니다. 이제 공통 베이스 트랜지스터(Q3&Q4)의 전류가 더 넓은 전류 미러(Q10&Q11)의 전류와 합산되며, Q7은 Q5 및 Q6을 구동하는 데 사용됩니다. 대기 전류는 Q16에 설정되고 Q19는 Wilson 전류 미러(Q12&Q13)로 인해 설정됩니다. 30pF의 값은 주파수 보상에 사용됩니다.

OP-AMP(IC 741)의 구성:

연산 증폭기의 두 가지 주요 구성

1) 개방 루프 구성:이 구성에서 741IC는 매우 높은 이득 증폭기로 사용될 수 있습니다. 개방 루프에서 이득은 이상적으로 무한하므로 출력은 양의 공급 전압 또는 음의 공급 전압에서 포화됩니다. 이 개방 루프 시스템에는 세 가지 기본 구성이 있습니다.

a) 차동 증폭기:
b) 반전 증폭기:
c) 비반전 증폭기:

2) Close-loop 구성:이 구성에서는 네거티브 피드백 배열로 연결됩니다. 피드백 네트워크는 저항(즉, 수동 부품)을 통해 이루어집니다.

a) NON-INVERTING AMPLIFIER: 비반전 입력 단자에 입력이 가해집니다. 게인은 저항 값을 사용하여 계산할 수 있습니다. Rf는 피드백 저항입니다.

Av=1 + (Rf / R1)

b) INVERTING AMPLIFIER:반전 단자에 입력을 인가합니다.

       평균=– (Rf / R1)

c) 차동 증폭기:이 입력에서 두 입력 모두에 적용되어 두 입력의 차이를 증폭합니다.

평균=

d) VOLTAGE FOLLOWER:비반전 증폭기를 사용하는 배열로, 저항을 통해 피드백을 제공하는 대신 피드백 Rf를 단락하고 R1을 엽니다. 피드백 회로의 이득은 (Av=1)로 줄어들고 버퍼로 사용됩니다. 여기서 출력은 입력과 같습니다. 예를 들어 계측 증폭기에서 변환기에서 매우 작은 신호(mV 단위)를 선택하는 데 사용됩니다.

IC 741(OP-AMP)의 특성:

1) 입력 바이어스 전류:

연산 증폭기는 BJT 트랜지스터로 구성되므로 안정적인 작동을 위해 DC 바이어스 전류가 필요한 차동 증폭기입니다. 연산 증폭기에 의해 소비되는 무부하 DC 바이어스 전류의 값을 증폭기의 입력 바이어스 전류 정격이라고 합니다.

uA741 정격은 80nA(일반) ~ 500nA(최대)입니다. 입력 바이어스 전류는 두 입력 베이스 전류의 평균입니다.

I(편향) = ( I(b1) + I(b2)  ) / 2

2) 입력 오프셋 전류:

반전 입력 단자와 비반전 입력 단자에 흐르는 전류의 차이를 입력 오프셋 전류라고 합니다. 한 전류가 다른 전류로부터 얼마나 더 큰지 알려줍니다. 741은 일반적으로 이 전류의 20nA를 가집니다.

오프셋 전류가 작을수록 연산 증폭기가 더 좋습니다.

I(b1)=비반전 입력 단자 전류

I(b2)=비활성 입력 단자 전류

I(io)=| 나(b1) – 나(b2)  |

3) 입력 오프셋 전압:

이 전압은 두 입력 단자 사이에 인가되어 연산 증폭기의 출력이 널이 되도록 합니다. 741은 최악의 경우 입력 오프셋 전압이 5mV입니다.

4) 슬루율:

슬루율은 출력이 왜곡되는 것을 방지하기 위해 입력에서 얼마나 많은 최대 주파수가 적용되는지 식별합니다. 741의 슬루율은 일반적으로 마이크로초당 0.5볼트(V/us)입니다. 오실로스코프의 채널을 입력과 출력에 연결하면서 입력에 함수 발생기를 이용하여 펄스를 인가하여 측정합니다(오실로스코프를 듀얼 모드로 설정). 이것은 매우 중요한 매개변수입니다.

5) 출력 부하:

2k Ohm보다 큰 출력에서 ​​부하가 필요합니다. 그것은 약 2Megaohms의 입력 임피던스와 (50-75) Ohms 사이의 출력 임피던스를 가지고 있습니다. 개방 루프 이득은 낮은 주파수에서 약 200,000입니다.

빈도 응답:

개방 루프에서 연산 증폭기 741은 매우 높은 이득을 가지며 이 응답은 그다지 좋지 않습니다. 이득을 개선하기 위해 우리는 부정적인 피드백 네트워크를 적용합니다. 부정적인 피드백 네트워크를 적용하면 이득이 상당히 급격하게 떨어지기 시작합니다. 더 많은 부정적인 피드백을 적용하면 대역폭이 넓어집니다. (대역폭은 연산 증폭기가 지원할 주파수 범위를 나타냅니다.)