RISC-V를 기반으로 하는 오픈 소스 GPU

열성팬 그룹이 3D 그래픽 및 미디어 처리용으로 설계된 새로운 그래픽 지침 세트를 제안하고 있습니다. 이 새로운 명령어는 RISC-V 기본 벡터 명령어 세트를 기반으로 합니다. 핵심 RISC-V ISA(명령어 세트 아키텍처)의 정신에 따라 계층화된 확장으로 특정 그래픽인 새로운 데이터 유형에 대한 지원을 추가할 것입니다. 벡터, 초월 수학, 픽셀, 텍스처 및 Z/프레임 버퍼 연산이 지원됩니다. 융합된 CPU-GPU ISA일 수 있습니다. 그룹에서는 명령이 64비트 길이가 되기 때문에 RV64X라고 부릅니다(32비트는 강력한 ISA를 지원하기에 충분하지 않음).

왜 지금?

세상에는 선택할 수 있는 GPU가 많습니다. 왜 그럴까요? 그룹에 따르면 상업용 GPU는 이중 위상 3D 절두체 클리핑, 적응형 HPC(임의 비트 깊이 FFT), 하드웨어 SLAM과 같은 비정상적인 요구 사항을 충족하는 데 덜 효과적이기 때문입니다. 그들은 협업이 유연한 표준을 제공하고, 그렇지 않으면 필요한 10~20년의 노력을 줄이며, 실수를 피하기 위한 교차 검증에 도움이 될 것이라고 믿습니다.

팀은 그들의 동기와 목표가 맞춤형 프로그래밍 및 확장성을 갖춘 작고 면적 효율적인 디자인을 만들고자 하는 열망에서 비롯되었다고 말합니다. 저비용의 IP 소유권 및 개발을 제공해야 하며 상용 제품과 경쟁해서는 안 됩니다. FPGA 및 ASIC 타겟에서 구현될 수 있으며 무료 및 오픈 소스가 될 것입니다. 초기 설계는 저전력 마이크로컨트롤러를 대상으로 합니다. Khronos Vulkan과 호환되며 시간이 지남에 따라 다른 API(OpenGL, DirectX 및 기타)를 지원합니다.

최종 하드웨어는 GPU 기능 유닛이 있는 RISC-V 코어가 될 것입니다. 프로그래머에게는 스칼라 명령어로 코딩된 64비트 긴 명령어가 있는 단일 하드웨어처럼 보일 것입니다. 프로그래밍 모델은 명백한 SIMD입니다. 즉, 컴파일러는 접두사가 붙은 스칼라 opcode에서 SIMD를 생성합니다. 여기에는 변수 문제, 예측된 SIMD 백엔드, 벡터 프론트엔드, 정확한 예외, 분기 섀도잉 및 많은이 포함됩니다. 더. 사용하지 않는 CPU 메모리 공간에서 GPU 메모리 공간으로 또는 그 반대로 3D API 호출을 보내기 위해 RPC/IPC 호출 메커니즘이 필요하지 않을 것이라고 팀은 말합니다. 그리고 16비트 고정 소수점(FPGA에 이상적)과 32비트 부동 소수점(ASIC 또는 FPGA)으로 사용할 수 있습니다.

디자인은 Vblock 형식을 사용합니다(Libre GPU 노력에서):

• VLIW와 약간 비슷합니다(실제로는 아님)
• 명령 블록은 블록 내 스칼라 명령에 추가 컨텍스트를 제공하는 레지스터 태그로 접두어가 붙습니다.
• 하위 블록에는 벡터 길이, swizzling, 벡터/너비 재정의 및 술어가 포함됩니다.
• 이 모든 것이 스칼라 opcode에 추가됩니다.
• 벡터 opcode가 없으며 필요하지 않습니다.
• 벡터 컨텍스트에서 다음과 같이 진행됩니다. 레지스터가 스칼라 연산 코드에 의해 사용되고 레지스터가 벡터 컨텍스트에 나열되면 벡터 모드가 활성화됩니다.
• 활성화하면 하나가 아닌 여러 개의 연속 스칼라 연산을 실행하는 하드웨어 수준 for-loop가 생성됩니다.
• 구현자는 SIMD, 다중 문제, 단일 실행 등 원하는 방식으로 루프를 자유롭게 구현할 수 있습니다.

설계는 스칼라(8, 16, 24 및 32비트 고정 및 부동 소수점)와 초월(sincos, atan, pow, exp, log, rcp, rsq, sqrt 등)을 사용합니다. 벡터(RV32-V)는 포인트, 픽셀, 텍셀(기본적으로 특수 벡터)에 대한 일반 3D 그래픽 렌더링 파이프라인을 위한 특수 지침과 함께 2-4개 요소(8, 16 또는 32비트/요소) 벡터 작업을 지원합니다. )

• XYZW 포인트(64비트 및 128비트 고정 및 부동 소수점)
• RGBA 픽셀(8, 16, 24, 32비트 픽셀)
• UVW 텍셀(구성요소당 8비트, 16비트)
• 조명 및 재료(Ia, ka, Id, kd, Is, ks…)

행렬은 2 × 2, 3 × 3 및 4 × 4 행렬이 속성 벡터를 지원하는 메모리 구조와 함께 기본 데이터 유형으로 지원되며 기본적으로 4 × 4 행렬로 표시됩니다.

융합된 CPU-GPU ISA의 장점 중 하나는 마이크로코드에서 표준 그래픽 파이프라인을 구현하고 사용자 정의 셰이더를 지원하며 광선 추적 확장을 구현하는 기능입니다. 또한 AI 및 기계 학습을 위한 8비트 정수 데이터 유형으로 수치 시뮬레이션을 위한 벡터를 지원합니다.

스플라인, SubDiv 표면 및 패치와 같은 사용자 정의 래스터라이저를 구현할 수 있습니다.

디자인은 맞춤 파이프라인 단계, 맞춤 지오메트리/픽셀/프레임 버퍼 단계, 맞춤 테셀레이터 및 맞춤 인스턴스 작업을 구현할 수 있을 만큼 충분히 유연합니다.

RV64X 블록 다이어그램

RV64X 참조 구현에는 다음이 포함됩니다.

• 명령/데이터 SRAM 캐시(32KB)
• 마이크로코드 SRAM(8KB)
• 이중 기능 명령어 디코더
  • RV32V 및 X를 유선으로 구현
  • 맞춤형 ISA용 마이크로 코딩된 명령어 디코더
• 쿼드 벡터 ALU(32비트/ALU—고정/부동)
• 136비트 레지스터 파일(1K 요소)
• 특수 기능 장치
• 텍스처 유닛
• 구성 가능한 로컬 프레임 버퍼

디자인은 아래와 같이 확장 가능하도록 되어 있습니다.

RV64X의 확장 가능한 디자인

RV64X 설계에는 통합 CPU-GPU ISA, 맞춤형 데이터 유형을 위한 구성 가능한 레지스터, 다음을 위한 애플리케이션 정의 맞춤형 하드웨어 확장을 위한 사용자 정의 SRAM 기반 마이크로 코드를 포함한 몇 가지 참신한 아이디어가 있습니다.

• 맞춤 래스터라이저 단계
• 레이 트레이싱
• 머신 러닝
• 컴퓨터 비전

동일한 디자인이 독립형 그래픽 마이크로컨트롤러 또는 확장 가능한 셰이더 장치로 사용되며 데이터 형식은 FPGA 네이티브 또는 ASIC 구현을 지원합니다.

개방형 그래픽이 필요한 이유는 무엇입니까?

개발자는 대부분의 그래픽 프로세서가 게임, 고주파 거래, 컴퓨터 비전 및 머신 러닝과 같은 고급형을 포괄한다고 생각합니다. 그들은 생태계에 키오스크, 광고판, 카지노 게임, 장난감, 로봇 공학, 가전 제품, 웨어러블, 산업용 인간-기계 인터페이스, 인포테인먼트 및 자동차 게이지 클러스터와 같은 주요 애플리케이션을 위한 확장 가능한 그래픽 코어가 부족하다고 생각합니다. 한편, OpenGL, OpenCL, CUDA, DirectCompute 및 DirectX용 GPU 코어를 프로그래밍하려면 특수 프로그래밍 언어를 사용해야 합니다.

RISC-V용 그래픽 확장은 확장성과 다중 언어 부담을 해결하여 더 높은 수준의 사용 사례 혁신을 가능하게 합니다.

다음 단계

이것은 매우 초기 사양이며 아직 개발 중이며 이해 관계자 및 업계 의견에 따라 변경될 수 있습니다. 팀은 토론 포럼을 만들 것입니다. 즉각적인 목표는 오픈 소스 프로젝트로 설계된 맞춤형 IP 및 오픈 소스 IP를 사용하는 FPGA 구현인 명령어 세트 시뮬레이터로 샘플 구현을 구축하는 것입니다. 데모 및 벤치마크를 설계 중입니다. 참여에 관심이 있는 개발자는 Atif Zafar와 계약해야 합니다.

Libre-RISC 3D GPU의 경우 조직의 목표는 하이브리드 CPU, VPU 및 GPU를 설계하는 것입니다. 널리 보고된 것처럼 "전용 전용 GPU"가 아닙니다. 독립 실행형 GPU 제품을 만드는 옵션이 있습니다. 그들의 주요 목표는 Libre 라이선스 VPU와 GPU를 포함하는 완전한 올인원 프로세서 SoC를 설계하는 것입니다.

우리는 어떻게 생각합니까?

GPU 공급업체의 인구가 증가하고 있습니다. 이제 12개가 넘습니다.

AppleLibre-RISC-V 3D GPUQualcommAMDNvidiaRISC-V GraphicsArmIntelThink-SiliconDMPJingjia MicroVeriSilcionImagination Technologies

유연하고 작은 무료 GPU의 잠재적 사용자로 나열되지 않은 애플리케이션에는 암호화폐 및 채굴이 포함됩니다.

Arm 및 Imagination과 같은 IP 공급업체를 에뮬레이트하는 것이 RISC-V 커뮤니티의 목표라면 DSP, ISP 및 DP 설계를 기대할 수 있습니다. 최소한 하나의 Open DSP 제안이 있습니다. RISC-V 커뮤니티로 가져올 수 있습니다.

하드웨어 구현이 나타나기까지는 최소 2년이 걸릴 것입니다. 이 디자인을 채택하기 위한 가장 논리적인 후보 중 하나는 현재 Zynq 디자인에 Arm의 Mali를 사용하고 있는 Xilinx입니다. 우리는 또한 중국에서 여러 구현이 나올 것으로 예상합니다.

>> 이 기사는 원래 다음 날짜에 게시되었습니다. 자매 사이트인 EE Times.

---

존 페디 그래픽 업계의 선구자인 Jon Peddie Research의 사장입니다.

---

더 많은 Embedded를 보려면 Embedded의 주간 이메일 뉴스레터를 구독하세요.