TTL NAND 및 AND 게이트

기본 오픈 컬렉터 인버터 회로를 변경하여 첫 번째와 같은 두 번째 입력 단자를 추가했다고 가정합니다.

이 회로도는 실제 회로를 보여주지만 "2입력 인버터"라고 하지 않습니다. 분석을 통해 이 회로의 논리 기능이 무엇인지, 이에 따라 무엇으로 지정해야 하는지 알아낼 것입니다.

인버터와 버퍼의 경우와 마찬가지로 "Q1"이라고 표시된 "스티어링" 다이오드 클러스터는 증폭 용량에 사용되지 않음에도 불구하고 실제로 트랜지스터처럼 형성됩니다. 불행히도, 단순한 NPN 트랜지스터 구조는 3 이 다이오드 네트워크에는 PN 접합이 필요하므로 다른 트랜지스터(및 기호)가 필요합니다.

이 트랜지스터에는 하나의 컬렉터, 하나의 베이스 및 2 이미 터 및 회로에서 다음과 같이 보입니다.

단일 입력(인버터) 회로에서 입력을 접지하면 출력이 "하이"(1) 상태를 가정합니다. 오픈 컬렉터 출력 구성의 경우 이 "하이" 상태는 단순히 "플로팅"이었습니다.

입력이 부동(또는 Vcc에 연결)되도록 허용하면 출력이 접지되어 "낮음" 또는 0 상태가 됩니다. 따라서 1이 입력되면 0이 발생하고 그 반대의 경우도 마찬가지입니다.

입력 상태에 대한 회로 그림

이 회로는 단순한 인버터 회로와 매우 유사하기 때문에 트랜지스터 Q2의 베이스에 동일한 방식으로 연결된 두 번째 입력 단자만 다를 뿐이므로 각 입력이 출력에 동일한 영향을 미친다고 말할 수 있습니다.

즉, 입력 중 하나가 접지되면 트랜지스터 Q2가 강제로 차단 상태가 되어 Q3이 꺼지고 출력이 플로팅됩니다(출력이 "하이"가 됨). 다음 일련의 그림은 세 가지 입력 상태(00, 01 및 10)에 대해 이를 보여줍니다.

어쨌든 접지된("낮음") 입력이 있는 경우 출력은 부동("높음")으로 보장됩니다. 반대로 출력이 "낮음"이 되는 유일한 시간은 트랜지스터 Q3이 켜진 경우입니다. 즉, 트랜지스터 Q2가 켜져야(포화 상태), 두 입력 모두 R1전류를 Q2의 베이스에서 다른 방향으로 전환할 수 없음을 의미합니다.

이 요구 사항을 충족하는 유일한 조건은 두 입력이 모두 "높음"(1)일 때입니다.

낸드 게이트

이 결과를 수집하고 진리표로 표로 만들면 패턴이 NAND 게이트의 패턴과 일치함을 알 수 있습니다.

NAND 게이트에 대한 이전 섹션에서 이러한 유형의 게이트는 AND 게이트를 사용하고 출력에 인버터(NOT 게이트)를 추가하여 복잡성을 증가시켜 생성되었습니다. 그러나 이 회로를 조사하면 NAND 기능이 실제로 이 TTL 설계에 대한 가장 단순하고 자연스러운 작동 모드임을 알 수 있습니다.

TTL 회로를 사용하여 AND 함수를 생성하려면 증가해야 합니다. TTL 인버터 회로에 추가 트랜지스터 스테이지를 추가하여 버퍼로 전환해야 했던 것처럼 출력에 인버터 스테이지를 추가함으로써 이 회로의 복잡성:

AND 게이트

진리표와 등가 게이트 회로(역출력 NAND 게이트)는 다음과 같습니다.

물론 NAND 및 AND 게이트 회로는 모두 오픈 컬렉터가 아닌 토템폴 출력단으로 설계될 수 있습니다. 저는 단순성을 위해 오픈 컬렉터 버전을 보여주기로 했습니다.

검토:

<울>

TTL 인버터 회로에 다른 입력을 추가하여 TTL NAND 게이트를 만들 수 있습니다.

AND 게이트는 NAND 게이트 회로의 출력에 인버터 스테이지를 추가하여 생성할 수 있습니다.

관련 워크시트:

<울> <리>

TTL 논리 게이트 워크시트