TTL NOR 및 OR 게이트

TTL 회로 분석

다음 TTL 회로를 살펴보고 그 동작을 분석해 보겠습니다.

트랜지스터 Q1과 Q2는 다른 모든 TTL 회로에서 트랜지스터 Q1에 대해 본 것과 동일한 방식으로 배열됩니다. 증폭기로 기능하는 대신 Q1과 Q2는 모두 2다이오드 "조향" 네트워크로 사용됩니다. 설명을 돕기 위해 Q1 및 Q2를 다이오드 세트로 대체할 수 있습니다.

입력 A가 플로팅 상태로 남아 있으면(또는 Vcc에 연결됨) 전류가 트랜지스터 Q3의 베이스를 통과하여 포화됩니다. 입력 A가 접지되면 해당 전류는 "Q1"의 왼쪽 스티어링 다이오드를 통해 Q3의 베이스에서 멀어져 방향 전환되어 Q3이 차단됩니다. 입력 B와 트랜지스터 Q4에 대해서도 마찬가지입니다. 입력 B의 논리 레벨은 Q4의 전도(포화 또는 차단)를 결정합니다.

트랜지스터 Q3과 Q4가 컬렉터와 이미 터 단자에서 어떻게 병렬로 연결되어 있는지 주목하십시오. 본질적으로 이 두 트랜지스터는 병렬 스위치로 작동하여 입력 A와 B의 논리 레벨에 따라 저항 R3과 R4를 통해 전류를 허용합니다. 하나라도 입력이 "높음"(1) 레벨에 있으면 두 트랜지스터(Q3 및/또는 Q4) 중 적어도 하나가 포화되어 저항 R3 및 R4를 통해 전류를 허용하고 "에 대해 최종 출력 트랜지스터 Q5를 켭니다. 낮음”(0) 논리 레벨 출력. 이 회로의 출력이 "하이"(1) 상태를 가정할 수 있는 유일한 방법은 둘 다 Q3와 Q4가 잘려서 둘 다 입력은 접지되거나 "낮음"(0)이어야 합니다.

NOR 게이트 진리표

따라서 이 회로의 진리표는 NOR 게이트의 진리표와 같습니다.

NOR 게이트 TTL 회로를 OR 게이트로 변환

이 NOR 게이트 회로를 OR 게이트로 바꾸려면 NAND-to-AND 게이트 예제에서 했던 것처럼 다른 트랜지스터 단계에서 출력 논리 레벨을 반전해야 합니다.

OR 게이트 진리표

진리표와 등가 게이트 회로(역출력 NOR 게이트)는 다음과 같습니다.

물론 토템폴 출력단은 NOR 및 OR TTL 논리 회로 모두에서 가능합니다.

검토:

<울>

NOR 게이트 회로의 출력에 인버터 스테이지를 추가하여 OR 게이트를 생성할 수 있습니다.