논리 신호 전압 레벨 이해: TTL vs CMOS

논리 게이트 입력 전압

논리 회로는 이진 값을 나타내는 두 개의 이산 전압 레벨로 동작하도록 설계: 공급 전압에 가까운 "하이"(로직 1)와 접지 근처의 "로우"(로직 0). 이상적 세계에서는 이 레벨들이 정확히 공급 레일에 위치하지만, 실제 트랜지스터 강하와 로딩 효과로 신호는 보통 0V와 공급 전압 사이 어딘가에 위치.

TTL 게이트 입력 전압 허용치

TTL 소자는 공칭 5V 공급(±0.25V)에서 동작. 완벽한 TTL "하이"는 정확히 5.00V, 완벽한 "로우"는 0.00V지만 실제 임계값은 더 관대:

• 로우 입력 허용: 0V ~ 0.8V
• 하이 입력 허용: 2V ~ 5V

해당하는 출력 보장 범위:

• 로우 출력 범위: 0V ~ 0.5V
• 하이 출력 범위: 2.7V ~ 5V

0.8V ~ 2V 사이 전압은 "불확실" 구역—TTL 제조사는 이런 입력에 게이트가 어떻게 반응할지 보장하지 않음.

TTL 노이즈 마진

노이즈 마진은 보장된 출력 스윙과 허용 가능한 입력 윈도우 사이의 버퍼. TTL 기준:

• 로우 레벨 마진: 0.8V – 0.5V = 0.3V
• 하이 레벨 마진: 2.7V – 2V = 0.7V

이 마진은 캐스케이드 연결 시 약한 출력을 수신 게이트가 오해석하지 않게 보호.

CMOS 게이트 입력 전압 허용치

CMOS 소자도 보통 5V 전원 사용하지만 더 날카로운 임계값과 더 넓은 마진:

• 로우 입력 허용: 0V ~ 1.5V
• 하이 입력 허용: 3.5V ~ 5V

출력 보장은 더 타이트:

• 로우 출력 범위: 0V ~ 0.05V
• 하이 출력 범위: 4.95V ~ 5V

CMOS 노이즈 마진

CMOS 게이트는 로우와 하이 레벨 모두 1.45V 노이즈 마진 자랑—TTL 최대 0.7V의 두 배 이상—으로 스퓨리어스 전압 스파이크에 강건.

더 높은 동작 전압에서의 노이즈 마진

TTL과 달리 CMOS는 5V에서 최대 15V(일부 소자 18V)까지 동작 가능. 더 높은 공급 레일은 안전한 입력 및 출력 윈도우 확장:

이 수치는 최악의 제조사 사양; 실제로는 많은 CMOS 게이트가 나열된 것보다 더 높은 "하이" 신호와 더 낮은 "로우" 신호 허용.

전압 임계값

불확실 입력 대역 내에는 게이트가 신호를 0 또는 1로 해석할지 결정하는 정확한 임계 전압 존재. 대부분 소자에서 이 임계값은 최고 보장 로우 입력과 최저 보장 하이 입력 사이의 단일 지점.

AC 노이즈가 있는 입력

DC 논리 레벨에 AC 노이즈가 중첩되면 게이트가 단일 임계값 주변에서 앞뒤로 플립하며 불안정한 출력 생성—아날로그 비교기 오퍼앰프에서도 보이는 문제.

슈미트 트리거

해결책은 양의 피드백으로 두 개의 구별된 임계값 생성: 상승 에지(VT+)와 하강 에지(VT–). 이 히스테레시스는 입력이 결정 지점 근처에서 지터링해도 안정된 출력 보장.

슈미트 트리거 게이트의 히스테레시스

슈미트 트리거 게이트는 회로도에 작은 히스테레시스 기호로 표시. 내장된 양의 피드백이 노이즈 내성 강화, 노이즈 환경에 이상적.

동일 시스템에서 TTL과 CMOS 기술 혼용

두 패밀리 모두 5V 공급 공유 가능하지만, TTL 출력이 더 높은 전압에서 CMOS 입력 임계값에 미치지 못하거나 그 반대의 경우가 있어 로직 에러 유발 가능.

TTL과 CMOS 조합 회로 예

5V로 구동되는 TTL NAND 게이트가 CMOS 인버터에 공급하는 경우:

• TTL 로우 출력(0V~0.5V)은 CMOS 로우 입력 범위(0V~1.5V) 내에 안착.

• TTL 하이 출력(2.7V~5V)은 CMOS의 불확실 구역에 위치할 수 있어 로우로 오해석 위험.

TTL 출력에 풀업 저항 추가해 하이 레벨을 공급 레일로 올리면 확실한 CMOS 하이 보장.

오픈 컬렉터 TTL 게이트를 CMOS 게이트와 함께 사용

오픈 컬렉터 TTL 출력은 풀업으로 어떤 전압이든 구동 가능, 10V 포함. 결과 하이 레벨은 풀업 공급과 같아 해당 전압에서 동작하는 CMOS 입력과 완벽 정렬.

CMOS 출력을 TTL 입력에 사용할 때의 문제

CMOS 출력은 보통 같은 5V 공급 사용 시 TTL 입력에 안전하게 공급 가능. CMOS 하이 전압이 TTL 하이 입력 윈도우 내에 있기 때문. 하지만 CMOS 소자가 5V 이상에서 동작하면 하이 출력이 TTL 하이 입력 한계 초과해 TTL 게이트 손상 가능.

오픈 컬렉터 인버터 회로 사용

이산 NPN 트랜지스터로 오픈 컬렉터 인버터를 에뮬레이트해 CMOS 하이(5V 초과)를 안전하게 TTL 로우로, CMOS 로우를 TTL 하이로 변환. 논리가 반전되므로 시스템 설계 시 고려 필요.

선택적 풀업 저항으로 트랜지스터 오프 시 TTL 입력이 플로팅 하이 되게 함, TTL의 기본 하이 상태와 매칭.

관련 워크시트:

• 디지털 논리 신호 워크시트