클리퍼 회로 이해: 이론, 시뮬레이션, 실용 응용

클리퍼는 파형의 피크 진폭을 제한하는 수동 전자 회로입니다. 다음 분석은 음-클리퍼 구성에 초점을 맞추며, 단일 다이오드와 저항이 어떻게 신호를 설정된 전압 임계값 아래로 제한하는지 보여줍니다.

클리퍼 회로 동작 분석

회로도는 Xcircuit 캡처 도구로 생성되었으며, 동반 SPICE 넷리스트는 자동으로 내보내졌습니다. 텍스트 편집기로 넷리스트를 약간 편집하여 다이오드 구성요소를 삽입했습니다.

*SPICE 03437.eps
* A K ModelName
D1 0 2 diode
R1 2 1 1.0k
V1 1 0 SIN(0 5 1k)
.model diode d
.tran .05m 3m
.end

클리퍼: 음의 피크를 –0.7V에서 클리핑.

양의 반주기

입력 사인파가 양의 피크(5V)로 상승하면, 다이오드는 역바이어스되어 비전도 상태로 유지됩니다. 노드 2의 출력은 이 반주기 동안 입력을 단순히 반영하며, 시뮬레이션에 나와 있습니다. 표시 명확성을 위해 시뮬레이터의 "plot v(1)+1" 명령이 입력 파형을 1V 오프셋시킵니다.

플롯에서 V(1)+1은 실제 10V 피크-피크 사인파를 위로 이동시킨 것. 출력 V(2)는 다이오드 D1에 의해 –0.7V에서 클리핑됨.

음의 반주기

사인파의 음 부분 동안, 다이오드는 순방향 바이어스되어 전도합니다. 입력이 효과적으로 그라운드에 쇼트되어, 출력이 입력을 따르다가 다이오드 순방향 강하 임계값에 도달할 때까지 따릅니다. 실리콘 다이오드의 경우, 모델이 달리 파라미터화되지 않는 한 기본 순방향 전압은 0.7V. 게르마늄이나 쇼트키 다이오드는 더 낮은 전압에서 클리핑하며, 이는 데이터시트로 확인 가능.

시뮬레이션은 클리핑이 입력이 –0.7V를 초과한 후에만 발생함을 보여줍니다; 다이오드는 전체 음의 반주기 동안 전도하지 않습니다.

대칭 클리퍼 회로

기존 구성에 안티-병렬 다이오드를 추가하면 양쪽 피크를 모두 제한하는 대칭 클리퍼가 생성됩니다. 다음 넷리스트는 이 변경을 반영합니다:

*SPICE 03438.eps
D1 0 2 diode
D2 2 0 diode
R1 2 1 1.0k
V1 1 0 SIN(0 5 1k)
.model diode d
.tran 0.05m 3m
.end

대칭 클리퍼: 안티-병렬 다이오드가 양/음 피크 모두 클리핑, ±0.7V 출력 생성.

다이오드 D1은 음의 반주기를 –0.7V에서 클램프, D2는 입력이 +0.7V를 넘으면 양의 반주기에서 전도. 나머지 전압은 직렬 저항에 강하되어, 출력이 ±0.7V를 초과하지 않음.

시뮬레이션은 두 다이오드에 대한 예상 클리핑 거동을 확인합니다.

다이오드 클리퍼의 일반 형태

가장 다재다능한 다이오드 클리퍼 설계는 정밀한 클리핑 레벨 설정을 위한 조정 가능한 전압 레퍼런스를 포함합니다. 실제 실리콘 다이오드의 경우, 순방향 강하를 레퍼런스 전압에 고려해야 합니다. 아래 예에서, D1은 1.3V + 0.7V = 2.0V에서 전도 시작, D2는 –2.3V – 0.7V = –3.0V에서 전도 시작.

*SPICE 03439.eps
V1 3 0 1.3
V2 4 0 -2.3
D1 2 3 diode
D2 4 2 diode
R1 2 1 1.0k
V3 1 0 SIN(0 5 1k)
.model diode d
.tran 0.05m 3m
.end

D1이 입력 2V에서 클리핑; D2가 –3V에서 클리핑.

한 쪽만 클리핑하려면, 해당 다이오드와 전압 소스를 제거하면 됩니다. 다음 시뮬레이션은 양의 반주기를 2V로 제한하면서 음의 반주기는 변경 없이 통과시키는 클리퍼를 보여줍니다.

제너 다이오드 클리퍼

제너 다이오드는 클리핑 다이오드와 DC 레퍼런스 전압을 모두 대체할 수 있으며, 제너 브레이크다운 전압으로 결정되는 자기 바이어스 클리핑 레벨을 제공합니다. 이 구성은 정밀한 클리핑이 필요한 고전압 응용에서 특히 유용합니다.

클리퍼 회로의 실용적 응용

클리퍼 회로는 많은 전자 시스템에서 중요한 보호 소자로 사용됩니다. 예를 들어, 라디오 송신기에 공급하기 전에 음성 신호를 증폭할 때, 클리퍼는 증폭된 신호가 송신기의 선형 범위를 초과하지 않게 합니다. 송신기를 과도하게 구동하면 출력이 왜곡될 뿐만 아니라 인접국에 간섭을 줄 수 있는 스퓨리어스 방출이 발생합니다.

그림의 클리퍼는 큰 소리로 인한 피크 전압 엑스커전을 제한하여 송신기를 보호합니다.

기타 일반적인 응용:

• 클리퍼를 의도적으로 과구동하여 사인파를 구형파로 변환.
• 집적 회로 입력 단계 보호. CMOS IC에서 클리퍼 다이오드는 0V와 +5V 레일을 참조하여 입력을 소자의 안전한 동작 범위로 클램프.
• DC 바이어스를 가진 저항-다이오드 쌍으로 임의 전압 레벨에서 클리핑, 레벨 시프팅과 신호 컨디셔닝에 활용.

검토

• 저항-다이오드 쌍이 신호를 미리 정해진 전압에서 클리핑.
• 안티-병렬 Si 다이오드가 ±0.7V에서 대칭 클리핑 제공.
• 접지된 다이오드 단자를 DC 바이어스로 대체하여 임의 클리핑 임계값 설정 가능.
• 클리퍼 회로는 보호 소자로 작동, 신호가 지정된 한계를 초과하지 않게 함.

관련 워크시트:

• 클리퍼 및 클램퍼 회로 워크시트