클리퍼 회로

파형의 피크를 제거하는 회로를 클리퍼라고 합니다. . 네거티브 클리퍼는 아래 그림에 나와 있습니다.

클래퍼 회로 동작 분석

이 회로도는 Xcircuit 회로도 캡처 프로그램으로 생성되었습니다. Xcircuit는 두 번째와 텍스트 편집기로 삽입된 마지막 줄 옆에 있는 것을 제외하고 아래 SPICE 넷 목록을 생성했습니다.

*SPICE 03437.eps * A K ModelName D1 0 2 다이오드 R1 2 1 1.0k V1 1 0 SIN(0 5 1k) .model 다이오드 d .tran .05m 3m .end 

클리퍼:-0.7V에서 음의 피크를 자릅니다.

양의 반주기

5V 피크 입력의 양의 반주기 동안 다이오드는 역 바이어스됩니다. 다이오드가 전도되지 않습니다. 다이오드가 없는 것과 같습니다. 양의 반주기는 아래 그림의 출력 V(2)에서 변경되지 않습니다. 출력 양의 피크가 실제로 입력 사인파 V(1) 위에 오버레이되기 때문에 명확성을 위해 입력이 플롯에서 위쪽으로 이동되었습니다. SPICE 디스플레이 모듈인 Nutmeg에서 "plot v(1)+1)" 명령이 이를 수행합니다.

V(1)+1은 실제로 V(1), 10Vptp 사인파이며 디스플레이 명확성을 위해 1V로 오프셋됩니다. V(2) 출력은 다이오드 D1에 의해 -0.7V에서 클리핑됩니다.

음의 반주기

위 그림의 사인파 입력의 음의 반주기 동안 다이오드는 순방향 바이어스, 즉 전도됩니다. 사인파의 음의 반주기가 단락되었습니다. V(2)의 음의 반주기는 이상적인 다이오드의 경우 0V에서 잘립니다. 파형은 실리콘 다이오드의 순방향 전압 강하로 인해 -0.7V에서 잘립니다. 스파이스 모델은 모델 문의 매개변수가 달리 지정하지 않는 한 기본적으로 0.7V입니다. 게르마늄 또는 쇼트키 다이오드는 더 낮은 전압에서 클립됩니다.

음의 클리핑된 피크(위 그림)를 자세히 살펴보면 사인파가 -0.7V 쪽으로 이동하는 동안 약간의 시간 동안 입력을 따릅니다. 클리핑 동작은 입력 사인파가 -0.7V를 초과한 후에만 유효합니다. 그러나 대부분의 시간 동안 다이오드는 완전한 반주기 동안 전도되지 않습니다.

대칭 클리퍼 회로

위 그림의 기존 다이오드에 역병렬 다이오드를 추가하면 아래 그림의 대칭 클리퍼가 생성됩니다.

*SPICE 03438.eps D1 0 2 다이오드 D2 2 0 다이오드 R1 2 1 1.0k V1 1 0 SIN(0 5 1k) .model 다이오드 d .tran 0.05m 3m .end 

대칭 클리퍼:역병렬 다이오드는 양수 피크와 음수 피크를 모두 클립하여 ± 0.7V 출력을 남깁니다.

다이오드 D1은 이전과 같이 -0.7V에서 음의 피크를 클리핑합니다. 추가 다이오드 D2는 순방향 다이오드 강하인 0.7V를 초과할 때 사인파의 양의 반주기 동안 전도합니다. 나머지 전압은 직렬 저항에서 강하합니다. 따라서 입력 사인파의 두 피크는 아래 그림에서 잘립니다. 순 목록은 위의 그림에 있습니다.

다이오드 D1은 음의 피크 동안 전도하므로 -0.7V에서 클립합니다. D2는 포지티브 피크에 대해 전도하고 0.7V에서 클리핑

다이오드 클리퍼의 일반적인 형태

다이오드 클리퍼의 가장 일반적인 형태는 아래 그림과 같습니다. 이상적인 다이오드의 경우 클리핑 전압 V1 및 V2 수준에서 클리핑이 발생합니다. 그러나 전압 소스는 실제 실리콘 다이오드의 0.7V 순방향 강하를 설명하도록 조정되었습니다. D1은 다이오드가 전도되기 시작할 때 1.3V +0.7V=2.0V에서 클립합니다. D2는 D2가 전도할 때 -2.3V -0.7V=-3.0V에서 클립합니다.

*SPICE 03439.eps V1 3 0 1.3 V2 4 0 -2.3 D1 2 3 다이오드 D2 4 2 다이오드 R1 2 1 1.0k V3 1 0 SIN(0 5 1k) .model 다이오드 d .tran 0.05m 3m .end 

D1은 2V에서 입력 사인파를 클리핑합니다. -3V에서 D2 클립.

위 그림의 클리퍼는 두 레벨을 모두 자르지 않아도 됩니다. 하나의 다이오드와 하나의 전압 소스로 한 레벨에서 클립하려면 다른 다이오드와 소스를 제거하십시오.

넷 리스트는 위의 그림과 같습니다. 아래 그림의 파형은 출력 v(2)에서 v(1)의 클리핑을 보여줍니다.

D1은 2V에서 사인파를 클리핑합니다. -3V에서 D2 클립.

제너 다이오드 클리퍼

"제너 다이오드" 섹션에도 제너 다이오드 클리퍼 회로가 있습니다. 제너 다이오드는 다이오드와 DC 전압 소스를 모두 대체합니다.

클리퍼 회로의 실제 적용

클리퍼의 실제 적용은 증폭된 음성 신호가 아래 그림의 무선 송신기를 과도하게 구동하는 것을 방지하는 것입니다. 송신기를 과도하게 구동하면 다른 방송국과 간섭을 일으키는 스퓨리어스 무선 신호가 생성됩니다. 클리퍼는 보호 수단입니다.

Clipper는 음성 피크로 라디오 송신기를 과도하게 운전하는 것을 방지합니다.

사인파는 클리퍼를 오버드라이빙하여 제곱할 수 있습니다. 또 다른 클리퍼 애플리케이션은 집적 회로의 노출된 입력을 보호하는 것입니다. IC의 입력은 위 그림의 노드 "2"와 같이 한 쌍의 다이오드에 연결됩니다. 전압 소스는 IC의 전원 공급 장치 레일로 대체됩니다. 예를 들어 CMOS IC는 0V 및 +5V를 사용합니다. 아날로그 증폭기는 V1 및 V2 소스에 대해 ±12V를 사용할 수 있습니다.

<울>

검토

AC 전압 소스에 의해 구동되는 저항과 다이오드는 다이오드에서 관찰되는 신호를 클리핑합니다.

한 쌍의 역병렬 Si 다이오드가 ±0.7V에서 대칭으로 클립

클리퍼 다이오드의 접지된 끝을 분리하고 DC 전압에 연결하여 임의의 레벨에서 클립할 수 있습니다.

클리퍼는 신호가 클립 제한을 초과하는 것을 방지하는 보호 수단으로 사용할 수 있습니다.

관련 워크시트:

<울>

클리퍼 및 클램퍼 회로 워크시트