단채널 MOS 트랜지스터의 누설 전류 구성요소 이해

이 기사는 이러한 트랜지스터에서 발생할 수 있는 누설 전류를 더 잘 이해하기 위한 관점에서 MOS 트랜지스터의 기본 사항을 다룹니다.

MOS 트랜지스터는 집적 회로 내부의 패키지 밀도를 최대화하기 위해 축소되고 있습니다. 이것은 산화막 두께의 감소로 이어져 MOS 장치의 문턱 전압을 감소시켰습니다. 더 낮은 임계 전압에서 누설 전류는 중요해지고 전력 손실에 기여합니다. 이것이 MOS 트랜지스터에서 다양한 유형의 누설 전류를 아는 것이 중요한 이유입니다.

다양한 누설 전류 구성 요소를 이해하기 전에 먼저 MOS 트랜지스터 핵심 개념을 다시 살펴보겠습니다. 이것은 우리가 주제에 대한 더 나은 통찰력을 얻는 데 도움이 될 것입니다.

MOS 트랜지스터 구조 재검토

MOS 트랜지스터 구조는 금속, 산화물 및 반도체 구조(따라서 MOS)로 구성됩니다.

드레인 및 소스 단자로 p-기판 및 n+ 확산 우물이 있는 NMOS 트랜지스터를 고려하십시오. 산화물 층은 SiO₂로 만들어집니다. 드레인과 소스 사이의 채널을 통해 성장합니다. 게이트 단자는 n+ 도핑된 폴리실리콘 또는 알루미늄으로 만들어집니다.

그림 1. NMOS 트랜지스터의 조감도. S. M. Kang, Y. Leblebici, CMOS 디지털 집적 회로의 모든 이미지 TMH, 2003, ch.3, pp:83-93

바이어스되지 않은 상태에서 드레인/소스 및 기판 인터페이스의 pn 접합은 역 바이어스됩니다. 트랜지스터의 에너지 밴드 다이어그램은 그림 2와 같습니다.

그림 2. 바이어스되지 않은 NMOS 트랜지스터의 에너지 밴드 다이어그램

보시다시피 금속, 산화물 및 반도체의 페르미 준위는 스스로 정렬됩니다. 산화물-반도체 경계면의 전압 강하로 인해 Si 에너지 밴드가 구부러집니다. 내장된 전기장의 방향은 금속에서 산화물, 반도체로, 전압 강하의 방향은 전기장의 방향과 반대입니다.

이 전압 강하는 금속과 반도체 사이의 일함수 차이로 인해 발생합니다(전압 강하는 일부는 산화물에서 발생하고 나머지는 Si-SiO₂에서 발생합니다. 상호 작용). 일 함수는 전자가 페르미 준위에서 자유 공간으로 탈출하는 데 필요한 에너지의 양입니다. Jordan Edmunds의 이 비디오에서 MOS 트랜지스터 밴드 다이어그램과 밴드 벤딩에 대해 더 많이 이해할 수 있습니다.

누적

다음으로 게이트에 음의 전압이 있고 드레인과 기판이 접지되는 소스가 있다고 가정합니다. 음의 전압으로 인해 기판의 구멍(주요 캐리어)이 표면으로 끌립니다. 이 현상을 축적이라고 합니다. 기판의 소수 캐리어(전자)는 기판 속으로 깊숙이 밀려납니다. 해당하는 에너지 밴드 다이어그램은 아래와 같습니다.

그림 3. 게이트 단자에 음의 전압이 있는 NMOS 트랜지스터의 에너지 밴드 다이어그램

전기장의 방향은 반도체에서 산화물, 금속으로 가므로 에너지 밴드는 반대 방향으로 구부러집니다. 또한 페르미 준위의 변화에 ​​주목하십시오.

고갈 및 고갈 지역

또는 게이트 전압이 0보다 약간 크다고 생각하십시오. 구멍은 기판으로 다시 반발되고 채널은 이동 전하 캐리어가 고갈됩니다. 이러한 현상을 공핍(depletion)이라고 하며, 편향되지 않은 상태보다 더 넓은 공핍 영역이 생성됩니다.

그림 4. NMOS의 공핍 영역

그림 5. 그림 4에 표시된 NMOS 공핍 영역에 대한 해당 에너지 밴드 다이어그램

전기장은 금속에서 산화물, 반도체로 진행되기 때문에 에너지 밴드는 아래쪽으로 구부러집니다.

표면 반전

게이트의 양의 전압이 더 증가하면 기판의 소수 캐리어(전자)가 채널 표면으로 끌립니다. 이 현상을 표면 반전이라고 하며 표면이 막 반전되는 게이트 전압을 임계 전압(V_th ).

그림 6. NMOS 트랜지스터의 표면 반전

그림 7. 그림 6에 표시된 NMOS 트랜지스터에 대한 해당 에너지 밴드 다이어그램

전자는 소스와 드레인 사이에 전도 채널을 생성합니다. 드레인 전압이 0 전위에서 증가하면 드레인 전류(I_d ) 소스와 드레인 사이에서 흐르기 시작합니다. 에너지 밴드는 더 아래쪽으로 구부러지고 반도체-산화물 인터페이스에서 구부러집니다.

여기서 고유 페르미 준위는 p형 기판의 페르미 준위보다 낮다. 이것은 표면에서 반도체가 n형이라는 점을 뒷받침합니다(n형 물질의 에너지 밴드 다이어그램에서 고유 페르미 준위는 도너 에너지 준위보다 낮은 에너지 준위에 있습니다).

다음 기사에서는 MOS 트랜지스터에서 발견되는 6가지 유형의 누설 전류에 대해 설명합니다.