MOS 트랜지스터 누설 전류의 6가지 원인

누설 전류는 특히 낮은 임계 전압에서 전력 손실에 기여할 수 있습니다. MOS 트랜지스터에서 볼 수 있는 6가지 유형의 누설 전류에 대해 알아보세요.

MOS 트랜지스터에 대해 논의할 때 단채널 장치에는 기본적으로 6가지 유형의 누설 전류 구성 요소가 있습니다.

<울>

역 바이어스-pn 접합 누설 전류

하위 임계값 누설 전류

• 배수 유도 장벽 감소
• V_번째 롤오프
• 작동 온도의 영향

게이트 산화물 누설 전류를 통한 터널링

기판에서 게이트 산화물로의 핫 캐리어 주입으로 인한 누설 전류

GIDL(게이트 유도 드레인 저하)로 인한 누설 전류

계속하기 전에 다음 정보를 준비할 MOS 트랜지스터의 기본 개념에 익숙해져야 합니다.

1. 역 바이어스 pn 접합 누설 전류

MOS 트랜지스터의 드레인/소스 및 기판 접합은 트랜지스터 작동 중에 역 바이어스됩니다. 그 결과 장치에 역 바이어스 누설 전류가 발생합니다. 이 누설 전류는 역 바이어스 영역에서 소수 캐리어의 드리프트/확산과 애벌랜치 효과로 인한 전자-정공 쌍 생성으로 인한 것일 수 있습니다. pn 접합 역 바이어스 누설 전류는 도핑 농도와 접합 면적에 따라 달라집니다.

드레인/소스 및 기판 영역의 고농도 도핑된 pn 접합의 경우 BTBT(대역대역 터널링) 효과가 역 바이어스 누설 전류를 지배합니다. 대역 대 대역 터널링에서 전자는 p 영역의 가전자대에서 n 영역의 전도대로 직접 터널링됩니다. BTBT는 10 ⁶ 보다 큰 전기장에서 볼 수 있습니다. V/cm.

그림 1. MOS 트랜지스터의 역 바이어스 pn 접합에서 대역 간 터널링. 모든 이미지는 K.Roy 외, "Deep-submicrometer CMOS 회로의 누설 전류 메커니즘 및 누설 감소 기술" 제공; 절차 IEEE, Vol. 91, 2번, 2003년 2월.

이 기사의 맥락에서 우리는 전자의 에너지가 전위 장벽보다 훨씬 낮은 경우에도 터널링 현상이 발생하는 것으로 정의합니다.

2. 하위 임계값 누설 전류

게이트 전압이 문턱 전압(V_th ) 그러나 0보다 크면 트랜지스터는 하위 임계값 또는 약한 반전 영역에서 바이어스된다고 합니다. 약한 역전에서 소수 캐리어의 농도는 작지만 0이 아닙니다. 이러한 경우 |V_DS의 일반적인 값에 대해 |> 0.1V이고 전체 전압 강하는 드레인-기판 pn 접합에서 발생합니다.

Si-SiO₂에 평행한 드레인과 소스 사이의 전기장 성분 인터페이스가 작습니다. 이 무시할 수 있는 전기장으로 인해 드리프트 전류는 무시할 수 있으며 하위 임계값 전류는 주로 확산 전류로 구성됩니다.

배수 유도 장벽 저하(DIBL)

임계값 이하 누설 전류는 주로 드레인 유도 장벽 저하 또는 DIBL로 인한 것입니다. 단채널 장치에서 드레인과 소스의 공핍 영역은 서로 상호 작용하여 소스에서 전위 장벽을 줄입니다. 그러면 소스는 채널 표면에 전하 캐리어를 주입하여 임계값 이하의 누설 전류를 생성할 수 있습니다.

DIBL은 높은 드레인 전압과 짧은 채널 장치에서 두드러집니다.

V_번째 롤오프

MOS 소자의 문턱 전압은 채널 길이 감소로 인해 감소합니다. 이 현상을 V_th라고 합니다. 롤오프(또는 임계 전압 롤오프). 단채널 장치에서 드레인 및 소스 공핍 영역은 채널 길이로 더 들어가 채널의 일부를 공핍화합니다.

이 때문에 임계 전압을 낮추는 채널을 반전시키기 위해 더 낮은 게이트 전압이 필요합니다. 이 현상은 더 높은 드레인 전압에서 두드러집니다. 임계값 전압의 감소는 하위 임계값 전류가 임계값 전압에 반비례하므로 하위 임계값 누설 전류를 증가시킵니다.

작동 온도의 영향

온도도 누설 전류에 영향을 미칩니다. 임계 전압은 온도가 증가함에 따라 감소합니다. 즉, 하위 임계값 전류는 온도가 증가함에 따라 증가합니다.

3. 게이트 산화물 누설 전류로 터널링 및 통과

단채널 장치에서 얇은 게이트 산화물은 SiO₂에 걸쳐 높은 전기장을 발생시킵니다. 층. 높은 전기장과 함께 낮은 산화물 두께로 인해 기판에서 게이트로, 게이트에서 게이트 산화물을 통해 게이트에서 기판으로 전자 터널링이 발생하여 게이트 산화물 터널링 전류가 발생합니다.

그림과 같이 에너지 밴드 다이어그램을 고려하십시오.

그림 2. (a)가 있는 MOS 트랜지스터의 에너지 밴드 다이어그램 플랫 밴드, (b) 양의 게이트 전압 및 (c) 음의 게이트 전압

그림 2(a)의 첫 번째 다이어그램은 플랫 밴드 MOS 트랜지스터, 즉 전하가 없는 상태입니다.

게이트 단자가 양으로 바이어스되면 에너지 밴드 다이어그램은 두 번째 다이어그램인 그림 2(b)와 같이 변경됩니다. 강하게 역전된 표면의 전자는 SiO₂ 안으로 또는 이를 통해 터널링합니다. 게이트 전류를 발생시키는 층.

반면에 음의 게이트 전압이 인가되면 n+ 폴리실리콘 게이트의 전자가 SiO₂ 안으로 또는 SiO2를 통해 터널링됩니다. 그림 2(c)와 같이 게이트 전류를 발생시키는 레이어

Fowler-Nordheim 터널링 및 다이렉트 터널링

게이트와 기판 사이에는 주로 두 가지 유형의 터널링 메커니즘이 있습니다. 그들은:

<울>

삼각 전위 장벽을 통해 전자가 터널링되는 Fowler-Nordheim 터널링

전자가 사다리꼴 전위 장벽을 통해 터널링되는 직접 터널링

그림 3. (a) 를 보여주는 에너지 밴드 다이어그램 산화물의 삼각 전위 장벽을 통한 Fowler-Nordheim 터널링 및 (b) 산화물의 사다리꼴 전위 장벽을 통한 직접 터널링

위의 그림 3(a)와 3(b)에서 두 터널링 메커니즘에 대한 에너지 밴드 다이어그램을 볼 수 있습니다.

4. 기판에서 게이트 산화물로의 Hot Carrier 주입으로 인한 누설 전류

단채널 소자에서 기판-산화물 계면 근처의 높은 전기장은 전자 또는 정공에 에너지를 공급하고 기판-산화물 계면을 가로질러 산화물 층으로 들어간다. 이 현상을 핫 캐리어 주입이라고 합니다.

그림 4. 높은 전기장으로 인해 전자가 충분한 에너지를 얻고 산화물 장벽 전위를 가로지르는 것을 나타내는 에너지 밴드 다이어그램(핫 캐리어 주입 효과)

이 현상은 정공보다 전자에 영향을 미칠 가능성이 더 큽니다. 이는 전자가 정공에 비해 유효 질량과 장벽 높이가 낮기 때문입니다.

5. GIDL(Gate-Induced Drain Lowering)로 인한 누설 전류

p형 기판이 있는 NMOS 트랜지스터를 고려하십시오. 게이트 단자에 음의 전압이 있으면 산화물-기판 경계면에만 양전하가 축적됩니다. 기판에 축적된 구멍으로 인해 표면은 기판보다 더 많이 도핑된 p-영역으로 동작합니다.

그 결과 드레인-기판 계면을 따라 표면에서 더 얇은 공핍 영역이 생성됩니다(벌크의 공핍 영역 두께와 비교할 때).

그림 5. (a) 표면과 (b)을 따라 드레인-기판 계면에 얇은 공핍 영역 형성 눈사태 효과 및 BTBT에 의해 생성된 캐리어로 인한 GIDL 전류의 흐름

얇은 공핍 영역과 더 높은 전기장으로 인해 애벌랜치 효과와 대역 간 터널링(이 기사의 첫 번째 섹션에서 논의됨)이 발생합니다. 따라서 게이트 아래의 드레인 영역에 있는 소수 캐리어가 생성되고 음의 게이트 전압에 의해 기판으로 밀려납니다. 이것은 누설 전류에 추가됩니다.

6. 펀치 스루 효과로 인한 누설 전류

단채널 장치에서 드레인과 소스 단자의 근접성으로 인해 두 단자의 공핍 영역이 함께 모여 결국 병합됩니다. 이러한 상태에서 "펀치 스루"가 발생했다고 합니다.

펀치 스루 효과는 소스에서 나오는 대부분의 캐리어에 대한 잠재적 장벽을 낮춥니다. 이것은 기판에 들어가는 캐리어의 수를 증가시킵니다. 이러한 캐리어 중 일부는 드레인에 의해 수집되고 나머지는 누설 전류에 기여합니다.

이제 MOS 트랜지스터와 관련된 6가지 유형의 누설 전류에 대해 잘 알고 있어야 합니다. 이러한 개념에 대해 추가 질문이 있는 경우 아래에 의견을 남겨주세요.