플래시 ADC

병렬이라고도 함 A/D 변환기, 이 회로가 가장 이해하기 쉽습니다. 일련의 비교기로 구성되며 각각은 입력 신호를 고유한 기준 전압과 비교합니다. 비교기 출력은 우선 순위 인코더 회로의 입력에 연결되어 이진 출력을 생성합니다. 다음 그림은 3비트 플래시 ADC 회로를 보여줍니다.

V_참조 회로도에 표시되지 않은 컨버터 회로의 일부로 정밀 전압 조정기가 제공하는 안정적인 기준 전압입니다. 아날로그 입력 전압이 각 비교기의 기준 전압을 초과하면 비교기 출력이 순차적으로 높은 상태로 포화됩니다. 우선 순위 인코더는 다른 모든 활성 입력을 무시하고 최상위 활성 입력을 기반으로 이진수를 생성합니다.

작동 시 플래시 ADC는 다음과 같은 출력을 생성합니다.

이 특정 응용 프로그램의 경우 고유한 복잡성을 가진 일반 우선 순위 인코더가 필요하지 않습니다. 순차 비교기 출력 상태의 특성으로 인해(각 비교기는 가장 낮은 것에서 가장 높은 순으로 "높음"을 포화시킴) 동일한 "최상위 입력 선택" 효과가 Exclusive-OR 게이트 세트를 통해 실현될 수 있으므로 더 간단하고 비우선순위 인코더 사용:

물론 인코더 회로 자체는 다이오드 매트릭스로 만들 수 있으며 이 변환기 설계가 얼마나 간단하게 구성될 수 있는지 보여줍니다.

플래시 컨버터는 동작 이론상 가장 단순할 뿐만 아니라 비교기 및 게이트 전파 지연에만 제한이 있어 속도 면에서 가장 효율적인 ADC 기술입니다. 불행히도 주어진 출력 비트 수에 대해 가장 구성 요소를 많이 사용합니다.

이 3비트 플래시 ADC에는 7개의 비교기가 필요합니다. 4비트 버전에는 15개의 비교기가 필요합니다. 출력 비트가 추가될 때마다 필요한 비교기 수가 두 배로 늘어납니다.

8비트가 일반적으로 실제 ADC에 필요한 최소값으로 간주된다는 점을 고려하면(255개의 비교기가 필요합니다!) 플래시 방법론은 빠르게 약점을 드러냅니다. 종종 간과되는 플래시 컨버터의 또 다른 장점은 비선형 출력을 생성할 수 있다는 것입니다.

기준 전압 분배기 네트워크의 등가 저항을 사용하면 각각의 연속 이진 카운트는 동일한 양의 아날로그 신호 증가를 나타내므로 비례 응답을 제공합니다. 그러나 특수 응용 프로그램의 경우 분배기 네트워크의 저항 값이 동일하지 않을 수 있습니다.

이것은 ADC에 아날로그 입력 신호에 대한 맞춤형 비선형 응답을 제공합니다. 다른 어떤 ADC 설계도 몇 가지 구성 요소 값 변경으로 이러한 신호 조절 동작을 부여할 수 없습니다.

관련 워크시트: