디지털 램프 ADC

계단 램프라고도 함 또는 단순히 카운터 A/D 변환기, 이것도 상당히 이해하기 쉽지만 불행히도 몇 가지 제한 사항이 있습니다.

기본 아이디어는 자유 실행 바이너리 카운터의 출력을 DAC의 입력에 연결한 다음 DAC의 아날로그 출력을 디지털화할 아날로그 입력 신호와 비교하고 비교기의 출력을 사용하여 카운터에 멈출 때를 알려주는 것입니다. 계산 및 재설정. 다음 회로도는 기본 아이디어를 보여줍니다.

카운터가 각 클록 펄스와 함께 카운트업할 때 DAC는 약간 더 높은(더 많은 양의) 전압을 출력합니다. 이 전압은 비교기에 의해 입력 전압과 비교됩니다.

입력 전압이 DAC 출력보다 크면 비교기의 출력이 높아지고 카운터는 정상적으로 계속 카운트합니다. 그러나 결국 DAC 출력이 입력 전압을 초과하여 비교기의 출력이 낮아지게 됩니다.

이렇게 하면 두 가지 일이 발생합니다. 첫째, 비교기 출력의 하이-로우 전환으로 인해 카운터에서 출력되는 바이너리 카운트가 무엇이든 시프트 레지스터가 "로드"되어 ADC 회로의 출력이 업데이트됩니다. 둘째, 카운터는 액티브 로우 LOAD 입력에서 로우 신호를 수신하여 다음 클록 펄스에서 00000000으로 재설정됩니다.

이 회로의 효과는 아날로그 입력 신호가 어떤 레벨에 있든 간에 램프업하는 DAC 출력을 생성하고 해당 레벨에 해당하는 이진수를 출력한 다음 다시 시작하는 것입니다. 시간이 지남에 따라 다음과 같이 표시됩니다.

업데이트 사이의 시간(새로운 디지털 출력 값)이 입력 전압이 얼마나 높은지에 따라 어떻게 변하는지 주목하십시오. 낮은 신호 레벨의 경우 업데이트는 다소 간격이 좁습니다. 더 높은 신호 레벨의 경우 시간적으로 더 멀리 떨어져 있습니다.

많은 ADC 애플리케이션의 경우 업데이트 빈도(샘플 시간)의 이러한 변화는 허용되지 않습니다. 이것과 회로가 각 카운트 사이클의 시작 부분에서 0부터 끝까지 카운트해야 한다는 사실은 아날로그 신호의 상대적으로 느린 샘플링을 만들기 때문에 디지털 램프 ADC를 다른 카운터 전략에 불리하게 만듭니다.