디지털 램프(카운터) ADC: 동작 원리, 장점 및 한계

개요

계단 램프 또는 단순히 카운터 ADC라고 불리는 디지털 램프 컨버터는 개념적으로 직관적이지만 본질적인 성능 제약이 있습니다.

핵심 아이디어는 프리러닝 이진 카운터를 디지털-아날로그 변환기(DAC)에 공급하고, DAC의 아날로그 출력을 디지털화할 신호와 비교하는 것입니다. 비교기 출력이 카운터가 언제 멈추고 리셋되는지를 제어하여, 입력 전압과 일치하는 디지털 값을 효과적으로 '고정'합니다.

각 클럭 펄스마다 카운터가 증가하고 DAC 전압이 이산 단계로 상승합니다. 비교기는 DAC 출력이 아날로그 입력을 초과했는지 지속적으로 모니터링합니다.

입력 전압이 DAC 출력보다 높으면 비교기는 하이 상태를 유지하고 카운터는 계속 카운트합니다. DAC 전압이 입력을 초과하면 비교기는 로우로 전환됩니다.

그러면 두 가지 이벤트가 발생합니다: 로우 천이가 현재 카운터 값을 시프트 레지스터에 '고정'하여 ADC의 디지털 출력을 제공하고, 카운터가 액티브 로우 LOAD 신호를 받아 다음 클럭 에지에서 0으로 리셋됩니다.

따라서 ADC는 입력 레벨에 도달할 때까지 상승하는 DAC 출력의 계단을 생성하고, 해당 이진 코드를 캡처한 후 사이클을 재시작합니다. 시간 영역 예시는 아래와 같습니다:

연속 업데이트 간격이 입력 진폭에 따라 어떻게 변하는지 주목하세요: 낮은 신호는 더 빈번한 업데이트를 생성하고, 높은 신호는 더 긴 간격을 생성합니다.

많은 실제 응용 분야에서 이 가변 샘플링 주기는 용납할 수 없습니다. 또한 매 변환 사이클마다 0부터 카운트해야 하는 필요성은 근본적인 속도 제한을 부과하여, 디지털 램프 ADC를 대체 카운터 기반 아키텍처보다 덜 경쟁력 있게 만듭니다.

이러한 단점에도 불구하고, 디지털 램프 설계의 단순성은 최대 처리량보다 높은 해상도가 더 중요한 비용 민감하거나 교육적 맥락에서 유용하게 유지됩니다.