차동 증폭기 만들기

차동 연산 증폭기 회로

피드백이 없는 연산 증폭기는 이미 차동 증폭기이며 두 입력 간의 전압 차이를 증폭합니다. 그러나 그 게인은 제어할 수 없으며 일반적으로 너무 높아서 실용적이지 않습니다. 지금까지 우리가 연산 증폭기에 네거티브 피드백을 적용하면 입력 중 하나가 실제로 손실되어 결과적으로 단일 전압 신호 입력을 증폭하는 데만 좋은 증폭기가 발생했습니다. 그러나 약간의 독창성으로 두 전압 입력을 모두 유지하면서도 외부 저항에 의해 설정된 제어된 이득을 갖는 연산 증폭기 회로를 구성할 수 있습니다.

모든 저항 값이 같으면 이 증폭기의 차동 전압 이득은 1입니다. 이 회로의 분석은 연산 증폭기의 비반전 입력(+)이 V₂의 분수와 같은 전압 , 접지에 직접 연결되지 않습니다. 당연하겠지만 V₂ 비 반전 입력 및 V₁ 기능 최종 증폭기 회로의 반전 입력으로 기능합니다. 따라서:

1 이외의 차동 이득을 제공하려면 둘 다 저항을 조정해야 합니다. 상부 및 하부 전압 분배기, 여러 저항 변경 및 대칭 작동을 위해 두 분배기 간의 균형을 필요로 합니다. 분명한 이유로 이것이 항상 실용적인 것은 아닙니다.

입력 전압 신호 버퍼링

이 증폭기 설계의 또 다른 한계는 입력 임피던스가 다른 연산 증폭기 구성, 특히 비반전(단일 종단 입력) 증폭기에 비해 다소 낮다는 사실입니다. 각 입력 전압 소스는 저항을 통해 전류를 구동해야 하며, 이는 연산 증폭기 단독 입력보다 훨씬 적은 임피던스를 구성합니다. 다행히도 이 문제에 대한 해결책은 매우 간단합니다. 다음과 같이 전압 추종자를 통해 각 입력 전압 신호를 "버퍼링"하기만 하면 됩니다.

이제 V₁ 및 V₂ 입력 라인은 2개의 전압 추종 연산 증폭기의 입력에 직접 연결되어 매우 높은 임피던스를 제공합니다. 왼쪽에 있는 2개의 연산 증폭기는 이제 입력 전압 소스(무엇이든 간에)가 수행하도록 하는 대신 저항을 통한 전류 구동을 처리합니다. 회로의 복잡성 증가는 상당한 이점을 위해 최소화됩니다.

관련 워크시트:

기본 연산 증폭기 워크시트