제어된 이득을 갖는 실용적 차동 증폭기 설계

차동 오피앰프 회로

피드백 없는 오피앰프는 이미 차동 증폭기로, 두 입력 간 전압 차를 증폭합니다. 하지만 이득을 제어할 수 없고, 일반적으로 너무 높아 실용적이지 않습니다. 지금까지 오피앰프에 부 피드백을 적용하면 입력 중 하나를 잃게 돼 단일 전압 신호만 증폭하는 증폭기가 됐습니다. 약간의 아이디어로 두 전압 입력을 유지하면서 외부 저항으로 설정된 제어된 이득을 갖는 오피앰프 회로를 만들 수 있습니다.

모든 저항값이 같으면 이 증폭기는 차동 전압 이득 1을 가집니다. 이 회로 분석은 본질적으로 반전 증폭기와 같으나, 오피앰프 비반전 입력(+)이 접지가 아닌 V₂의 일부분 전압에 있다는 점이 다릅니다. 당연하게도 V₂가 최종 증폭기 회로의 비반전 입력, V₁이 반전 입력 역할을 합니다. 따라서:

차동 이득을 1 아닌 다른 값으로 주고 싶으면 위아래 전압 분배기 저항을 둘 다 조정해야 하며, 대칭 동작을 위해 두 분배기 사이 균형을 맞춰야 합니다. 이는 명백한 이유로 항상 실용적이진 않습니다.

입력 전압 신호 버퍼링

이 증폭기 설계의 또 다른 한계는 입력 임피던스가 다른 오피앰프 구성, 특히 비반전(단일 입력) 증폭기보다 낮다는 점입니다. 각 입력 전압원은 저항을 통해 전류를 공급해야 하는데, 이는 단독 오피앰프 입력 임피던스보다 훨씬 낮습니다. 다행히 해결책은 간단합니다. 각 입력 전압 신호를 전압 팔로워로 버퍼링(buffer)하면 됩니다.

이제 V₁, V₂ 입력선이 좌측 두 전압 팔로워 오피앰프 입력에 직결돼 매우 높은 임피던스를 얻습니다. 좌측 두 오피앰프가 저항을 통한 전류 구동을 맡아 입력 전압원(뭐든 간에)이 부담을 덜게 됩니다. 회로 복잡도 증가는 미미하나 이득은 큽니다.

관련 워크시트:

• 가산기 및 감산기 오피앰프 회로 워크시트
• 기본 운영 증폭기 워크시트