역률 계산

앞에서 언급했듯이 이 "파워 삼각형"의 각도는 손실된(또는 소비된 양 사이의 비율을 그래픽으로 나타냅니다. ) 파워와 흡수/반환 파워의 양.

또한 극성 형태의 회로 임피던스와 동일한 각도가 발생합니다. 분수로 표현하면 실제 전력과 피상 전력 간의 이 비율을 역률이라고 합니다. 이 회로에 대해.

실제 전력과 피상 전력은 각각 직각 삼각형의 인접한 변과 빗변을 형성하기 때문에 역률 비율도 해당 위상각의 코사인과 같습니다. 마지막 예제 회로의 값 사용:

모든 비율 측정과 마찬가지로 역률은 단위가 없는 수량.

역률 값

순전히 저항성 회로의 경우 무효 전력이 0이므로 역률은 1(완벽)입니다. 여기서 역삼각형은 수평선처럼 보일 것입니다. 반대쪽(무효 전력)의 길이가 0이기 때문입니다.

순전히 유도성 회로의 경우 역률은 0입니다. 왜냐하면 실제 전력은 0이기 때문입니다. 여기에서 거듭제곱 삼각형은 수직선처럼 보일 것입니다. 그 이유는 인접한(진제곱) 변의 길이가 0이기 때문입니다.

순전히 용량성 회로에 대해서도 마찬가지입니다. 회로에 소산(저항) 구성 요소가 없으면 실제 전력은 0과 같아야 하므로 회로의 모든 전력은 순전히 무효가 됩니다.

순수한 용량성 회로의 역삼각형은 다시 수직선이 됩니다(순수한 유도성 회로의 경우처럼 위쪽 대신 아래쪽을 가리킴).

역률의 중요성

역률은 AC 회로에서 고려해야 할 중요한 측면이 될 수 있습니다. 역률이 1보다 작기 때문에 회로의 배선은 동일한 양(참 ) 저항 부하에 대한 전원.

마지막 예제 회로가 순전히 저항성이었다면 현재 동일한 전류량으로 소산되는 119.365와트가 아니라 동일한 1.410암페어의 전류로 부하에 전체 169.256와트를 전달할 수 있었을 것입니다.

역률이 낮으면 전력 공급 시스템이 비효율적입니다.

불량한 역률

역설적으로 불량한 역률은 동일하고 반대의 무효 전력을 끌어들이는 회로에 다른 부하를 추가하여 부하의 유도성 리액턴스의 영향을 상쇄함으로써 수정될 수 있습니다.

유도성 리액턴스는 용량성 리액턴스에 의해서만 취소될 수 있으므로 커패시터를 추가해야 합니다. 추가 부하로 예제 회로와 병렬로 연결합니다.

이 두 반대 리액턴스의 병렬 효과는 회로의 총 임피던스를 총 저항과 동일하게 만드는 것입니다(임피던스 위상 각도를 같거나 적어도 0에 가깝게 만들기 위해).

(보정되지 않은) 무효 전력이 119.998 VAR(유도성)이라는 것을 알고 있기 때문에 동일한 양의 (용량성) 무효 전력을 생성하려면 올바른 커패시터 크기를 계산해야 합니다.

이 커패시터는 소스(알려진 전압)와 직접 병렬이므로 전압과 리액턴스에서 시작하는 전력 공식을 사용합니다.

22μF의 반올림된 커패시터 값을 사용하고 회로에 어떤 일이 발생하는지 살펴보겠습니다. (아래 그림)

병렬 커패시터는 유도 부하의 지연 역률을 수정합니다. V2 및 노드 번호:0, 1, 2, 3은 SPICE와 관련되어 있으며 당분간 무시될 수 있습니다.

전체적으로 회로의 역률이 크게 향상되었습니다. 주 전류는 1.41A에서 994.7mA로 감소했으며 부하 저항에서 소비되는 전력은 119.365와트로 변경되지 않았습니다. 역률은 1에 훨씬 가깝습니다.

임피던스 각도가 여전히 양수이기 때문에 전체적으로 회로가 용량성보다 여전히 유도성이 더 크다는 것을 알고 있습니다.

역률 보정 노력이 목표에 완벽하게 부합했다면 임피던스 각도가 정확히 0이거나 순전히 저항에 도달했을 것입니다.

병렬로 너무 큰 커패시터를 추가했다면 결국 회로가 유도성보다 용량성임을 나타내는 음의 임피던스 각도가 되었을 것입니다.

(위 그림)의 회로에 대한 SPICE 시뮬레이션은 총 전압과 총 전류가 거의 동위상임을 보여줍니다.

SPICE 회로 파일에는 커패시터 전류를 측정할 수 있도록 커패시터와 직렬로 연결된 0볼트 전압 소스(V2)가 있습니다.

과도 분석 문에서 200msec의 시작 시간(0 대신)을 사용하면 데이터를 수집하기 전에 DC 조건을 안정화할 수 있습니다. SPICE 목록 "pf.cir 역률"을 참조하십시오.

<사전>Pf .cir 역률 V1 1 0 sin(0 170 60) C1 1 3 22미크로포맷 v2 3 0 0 L1 1 2 160mH R1 2 0 60 # 해상도 중지 시작 .트란 1m 200m 160m .끝

적용된 전압 V_total에 대한 다양한 전류의 Nutmeg 플롯 (아래 그림)에 나와 있습니다. 참조는 V_total입니다. , 다른 모든 측정값이 비교됩니다.

인가된 전압 V_total 때문입니다. , 회로의 병렬 분기에 나타납니다. 모든 구성 요소에 공통적인 단일 전류는 없습니다.

이러한 전류를 V_total과 비교할 수 있습니다. .

동위상 V_총으로 인한 제로 위상 각도 그리고 나는_총 . 지연 I_L V_total 대비 선행 I_C에 의해 수정됩니다. .

총 전류(I_total ) 인가 전압(V_total)과 동상 ), 0에 가까운 위상각을 나타냅니다. 이것은 우연이 아닙니다.

지연 전류, I_L 인덕터의 인덕터는 총 전류가 (I_total ) 및 I_L . 그러나 선행 커패시터 전류 I_C , 지연 인덕터 전류를 보상합니다.

결과는 인덕터 전류와 커패시터 전류 사이 어딘가에 있는 총 전류 위상각입니다. 또한, 그 총 전류(I_total )는 총인가 전압(V_total ), 적절한 커패시터 값의 계산에 의해.

총 전압과 전류는 위상이 같기 때문에 이 두 파형의 곱인 전력은 위 그림과 같이 60Hz 주기 전체에 걸쳐 항상 양의 값이 됩니다. 실제 전력입니다.

위상각이 0으로 수정되지 않았다면(PF=1), 위 그림과 같이 한 파형의 양의 부분이 다른 파형의 음의 부분과 겹치는 제품이 음이 되었을 것입니다. 음의 전력은 발전기에 피드백됩니다.

판매할 수 없습니다. 그러나 부하와 발전기 사이의 전선 저항에서 전력을 낭비합니다. 병렬 커패시터가 이 문제를 해결합니다.

선로 손실 감소는 발전기에서 역률 보정 커패시터가 적용된 지점까지의 선로에 적용됩니다. 즉, 커패시터와 유도 부하 사이에는 여전히 순환 전류가 있습니다.

이것은 유도 전동기와 같이 문제가 되는 부하에 가깝게 역률 보정이 적용되기 때문에 일반적으로 문제가 되지 않습니다.

AC 회로의 커패시턴스가 너무 많으면 인덕턴스가 너무 많을 뿐만 아니라 역률이 낮아진다는 점에 유의해야 합니다.

AC 회로에 커패시턴스를 추가할 때 과도하게 수정하지 않도록 주의해야 합니다. 또한 매우 작업에 적절한 커패시터를 사용하도록 주의하십시오(전원 시스템 전압 및 낙뢰로 인한 간헐적인 전압 스파이크, 지속적인 AC 서비스 및 예상 전류 수준 처리 가능).

회로가 주로 유도성인 경우 역률이 지연한다고 말합니다. (회로의 전류파가 인가된 전압파보다 뒤떨어지기 때문).

반대로 회로가 주로 용량성인 경우 역률이 선도적이라고 합니다. . 따라서 예제 회로는 역률 0.705 지연으로 시작하여 역률 0.999 지연으로 수정되었습니다.

검토:

<울>

AC 회로의 열악한 역률은 부하 리액턴스의 영향에 반대되는 병렬 리액턴스를 추가하여 "수정"되거나 1에 가까운 값으로 재설정될 수 있습니다. 부하의 리액턴스가 본질적으로 유도성인 경우(거의 항상 그럴 것임), 병렬 커패시턴스 불량한 역률을 바로잡기 위해 필요한 것입니다.

관련 워크시트:

<울>

AC 전원 워크시트