통합자

부품 및 재료

<울>

6볼트 배터리 4개

연산 증폭기, 모델 1458 권장(Radio Shack 카탈로그 번호 276-038)

10kΩ 전위차계 1개, 선형 테이퍼(Radio Shack 카탈로그 번호 271-1715)

2개의 커패시터, 각각 0.1µF, 무극성(Radio Shack 카탈로그 # 272-135)

100kΩ 저항 2개

1MΩ 저항 3개

이 적분기 실험에서는 거의 모든 연산 증폭기 모델이 잘 작동하지만 1458이 훨씬 더 높은 입력 바이어스 전류를 갖기 때문에 353보다 모델 1458을 지정하고 있습니다. 일반적으로 높은 입력 바이어스 전류는 연산 증폭기가 정밀 DC 증폭기 회로(특히 적분기 회로)에서 갖는 나쁜 특성입니다. 그러나 바이어스 전류가 높으면 그 나쁜 영향이 과장되고 그 영향을 상쇄하는 한 가지 방법을 배우게 됩니다.

상호 참조

전기 회로의 교훈 , 3권, 8장:"연산 증폭기"

학습 목표

<울>

전위차계의 범위를 제한하는 방법을 보여주기 위해

적분기 회로의 목적을 결정하기 위해

연산 증폭기 바이어스 전류를 보상하는 방법을 설명하기 위해

개략도

그림

지침

회로도에서 볼 수 있듯이 전위차계는 "레일 ” 각 끝에 하나씩 100kΩ 저항을 통해 전원을 연결합니다. 이것은 전위차계의 범위를 제한하여 완전한 움직임이 연산 증폭기가 작동할 수 있는 상당히 작은 범위의 입력 전압을 생성하도록 하기 위한 것입니다.

전위차계 동작의 한 극단에서 전위차계 와이퍼에서 약 0.5볼트(직렬 배터리 스트링 중간의 접지점 기준)의 전압이 생성됩니다. 운동의 다른 극단에서는 약 -0.5볼트의 전압이 생성됩니다. 전위차계가 중심에 위치하지 않으면 와이퍼 전압이 0볼트를 측정해야 합니다.

연산 증폭기의 출력 단자와 회로 접지점 사이에 전압계를 연결합니다. 출력 전압을 모니터링하면서 전위차계 컨트롤을 천천히 움직입니다. 출력 전압은 변화해야 합니다. 제로(중앙) 위치에서 전위차계의 편차에 의해 설정된 속도로.

미적분 용어를 사용하려면 출력 전압이 적분 (시간에 대하여) 입력 전압 함수. 즉, 입력 전압 레벨은 출력 전압 시간 경과에 따른 변화율을 설정합니다. . 이것은 차별화와 정확히 반대입니다. , 여기서 파생 신호 또는 기능의 순간적인 변화율입니다.

두 개의 전압계가 있는 경우 입력 전압과 출력 전압 변화율 사이의 관계를 쉽게 볼 수 있습니다. 한 미터로 와이퍼 전압(전위차계 와이퍼와 접지 사이)을 측정하고 다른 한 미터로 출력 전압(연산 증폭기 출력 단자와 접지 사이)을 측정합니다.

전위차계를 조정하여 0볼트를 제공하면 출력 전압 변화율이 가장 낮아야 합니다. 반대로 이 회로에 입력되는 전압이 많을수록 출력 전압이 더 빨리 변경되거나 "램프 .”

두 번째 0.1μF 커패시터를 첫 번째 커패시터와 병렬로 연결해 보십시오. 이렇게 하면 연산 증폭기의 피드백 루프에서 커패시턴스가 두 배가 됩니다. 이것은 주어진 전위차계 위치에 대한 회로의 통합 속도에 어떤 영향을 미칩니까?

입력 저항(전위차계 와이퍼를 연산 증폭기의 반전 단자에 연결하는 저항)과 병렬로 다른 1MΩ 저항을 연결해 보십시오. 이것은 적분기의 입력 저항의 절반이 됩니다. 이것이 회로의 통합 속도에 어떤 영향을 미칩니까?

적분기 회로는 아날로그 컴퓨터의 기본 "구성 요소" 기능 중 하나입니다. 적분기 회로를 증폭기, 서머, 전위차계(분배기)와 연결하면 거의 모든 미분 방정식을 모델링할 수 있으며 회로 네트워크의 다양한 지점에서 생성된 전압을 측정하여 솔루션을 얻을 수 있습니다.

미분 방정식은 많은 물리적 프로세스를 설명하기 때문에 아날로그 컴퓨터가 시뮬레이터로 사용됩니다. 현대 디지털 컴퓨터가 출현하기 전에 엔지니어는 아날로그 컴퓨터를 사용하여 기계 진동, 로켓 궤적 및 제어 시스템 응답과 같은 프로세스를 시뮬레이션했습니다. 아날로그 컴퓨터가 현대 표준에 의해 구식으로 간주되더라도 그 구성 요소는 여전히 미적분 개념을 위한 학습 도구로 잘 작동합니다.

연산 증폭기의 출력 전압이 가능한 한 0에 가까워질 때까지 전위차계를 움직이고 가능한 한 천천히 움직입니다. 전위차계 와이퍼 터미널에서 적분기 입력을 분리하고 대신 다음과 같이 접지에 연결합니다.

적분기 회로의 입력에 정확히 0 전압을 적용하면 이상적으로는 출력 전압 변화율이 0이 되어야 합니다. 회로를 이렇게 변경하면 출력 전압이 일정한 수준으로 유지되거나 매우 느리게 변하는 것을 확인할 수 있습니다.

적분기 입력이 여전히 접지로 단락된 상태에서 연산 증폭기의 비반전(+) 입력을 접지에 연결하는 1MΩ 저항을 지나 단락하십시오. 이상적인 연산 증폭기 회로에서는 이 저항이 필요하지 않으므로 이를 지나쳐 단락함으로써 이 저항이 매우 실제에서 어떤 기능을 제공하는지 알 수 있습니다. 연산 증폭기 회로:

"접지 "저항이 점퍼선으로 단락되면 연산 증폭기의 출력 전압이 변경되거나 드리프트되기 시작합니다. 적분기 회로에는 여전히 0볼트의 입력 신호가 있기 때문에 이상적으로는 이런 일이 발생하지 않아야 합니다. 그러나 실제 연산 증폭기에는 바이어스 전류라고 하는 각 입력 단자에 들어가는 매우 적은 양의 전류가 있습니다. . 이러한 바이어스 전류는 경로의 모든 저항에서 전압을 떨어뜨립니다.

1MΩ 입력 저항은 입력 신호 크기에 관계없이 일정량의 바이어스 전류를 전도하기 때문에 바이어스 전류로 인해 단자 양단의 전압을 떨어뜨리므로 "오프셋 ” 연산 증폭기의 반전 단자에서 보이는 신호 전압의 양. 여기서 수행한 것처럼 다른(비반전) 입력이 접지에 직접 연결되면 이 "오프셋 " 바이어스 전류에 의해 생성된 전압 강하로 인해 발생하는 전압은 적분기 회로가 천천히 "통합하게 합니다. ” 아주 작은 입력 신호를 수신하는 것처럼.

"접지 " 저항기는 보상 저항기로 더 잘 알려져 있습니다. 바이어스 전류에 의해 생성된 전압 오차를 보상하는 역할을 하기 때문입니다. 각 연산 증폭기 입력 단자를 통과하는 바이어스 전류는 서로 거의 같기 때문에 각 바이어스 전류의 경로에 동일한 양의 저항이 배치되면 거의 동일한 전압 강하가 발생합니다. 연산 증폭기의 상보 입력에서 볼 수 있는 동일한 전압 강하는 서로를 상쇄하여 바이어스 전류에 의해 유도된 오류를 무효화합니다.

보상 저항을 지나는 점퍼 와이어 단락을 제거하고 연산 증폭기 출력이 어떻게 상대적으로 안정적인 상태로 돌아가는지 확인합니다. 바이어스 전압으로 인해 여전히 약간의 드리프트가 있을 수 있습니다. 연산 증폭기 자체에 오류가 있지만 이는 완전히 다른 주제입니다!

컴퓨터 시뮬레이션

SPICE 노드 번호가 있는 도식:

Netlist(다음 텍스트를 포함하는 텍스트 파일 만들기, 그대로):

<사전>DC 적분기 vinput 1 0 dc 0.05 r1 1 2 1meg c1 2 3 0.1u ic=0 e1 3 0 0 2 999k .tran 1 30 uic .plot tran v(1,0) v(3,0) .end

관련 워크시트:

<울> <리>

AC 네거티브 피드백 OpAmp 회로 워크시트

<리>

선형 계산 회로 워크시트