CMOS 게이트 회로: 설계, 동작, TTL과의 비교

지금까지 트랜지스터 논리 회로 분석은 TTL 설계 패러다임에 국한되었습니다. 바이폴라 트랜지스터를 사용하며, 플로팅 입력이 "하이"(V_cc 연결)와 동등하고 "오픈 컬렉터" 출력 단을 허용하는 일반적인 전략을 유지해 왔습니다. 하지만 이것이 논리 게이트를 구축하는 유일한 방법은 아닙니다.

전계효과 트랜지스터

전계효과 트랜지스터, 특히 절연 게이트 타입을 게이트 설계에 사용할 수 있습니다. 전압 제어 소자라 전류 제어인 바이폴라보다 회로가 단순해집니다. 아래 P-채널과 N-채널 IGFET으로 구성된 인버터를 보세요:

 

 

양의 공급단에 붙은 V_dd 레이블은 TTL의 V_cc와 같은 관례를 따릅니다: 접지를 기준으로 전계효과 트랜지스터의 드레인에 가해지는 일정 전압을 나타냅니다.

 

인핸스먼트 모드 IGFET을 이용한 게이트 동작

로우 입력

회로를 전원과 입력 스위치에 연결하고 동작 관찰. 이 IGFET들은 E-타입(인핸스먼트 모드)이므로 기본적으로 꺼져 있습니다.

게이트-드레인(또는 게이트-서브스트레이트) 전압이 올바른 극성일 때만 턴온.

 

 

상단 트랜지스터는 P-채널. 서브스트레이트가 게이트보다 더 양수일 때(게이트가 서브스트레이트 기준 음수), 채널이 인핸스되어 소스와 드레인 간 전류 흐름. 그림에서 상단 트랜지스터는 온, 하단 N-채널 트랜지스터는 오프(게이트-서브스트레이트 전압 0).

결과적으로 출력이 V_dd에 단단히 연결되고 접지에 대한 저항이 매우 높아, 입력이 "로우"(0)일 때 논리 "하이"(1) 출력.

하이 입력

입력을 반대 상태로 전환:

 

 

이제 하단 N-채널 트랜지스터가 포화되고 상단 P-채널은 오프 상태 유지. 출력은 "로우"(0). 회로가 인버터(NOT 게이트)로 동작.

상보적 금속-산화막-반도체 (CMOS)

바이폴라 트랜지스터 대신 MOSFET을 사용하면 인버터 설계가 크게 단순해집니다. 출력이 절대 플로팅되지 않습니다—전류를 소싱하고 싱크할 수 있는 자연스러운 "토템폴" 구성 덕분.

이 게이트의 우아함은 P-채널과 N-채널 IGFET의 상보적 사용에서 나옵니다. 이런 회로를 CMOS(상보적 금속-산화막-반도체)로 분류.

CMOS 게이트의 과제와 해결책

TTL과 달리 CMOS 게이트는 정전기로 인한 고전압에 취약하며, 플로팅 상태로 두면 의도치 않게 논리 상태가 될 수 있습니다. 따라서 플로팅 입력은 항상 피해야 합니다.

플로팅 입력 문제

한 상태에서는 입력을 V_dd나 접지에 연결하지만 다른 상태에서는 플로팅시키는 단일 투척 스위치를 고려:

 

 

마찬가지로 오픈 컬렉터 TTL 출력(하이 시 플로팅)은 CMOS 입력을 미정의 상태로 남길 수 있습니다:

 

 

풀업 및 풀다운 저항

플로팅 입력을 안정화하려면 V_dd(풀업) 또는 접지(풀다운)에 저항을 연결. 일반적인 값은 10kΩ이나 정확한 저항값은 중요하지 않음.

풀업 예:

 

 

풀다운 예:

 

 

오픈 컬렉터 TTL 출력을 CMOS 입력에 연결할 때 풀업 저항이 하이 상태를 정의하기 위해 필요:

 

 

다중 입력 CMOS 게이트에서는 각 입력마다 자체 풀업 또는 풀다운 저항 필요.

 

 

다중 입력 CMOS 게이트 설계

CMOS NAND 게이트

아래는 전형적인 CMOS NAND 회로도:

 

 

트랜지스터 Q₁과 Q₃은 입력 A로 제어되는 직렬 P-/N-채널 쌍, Q₂와 Q₄는 입력 B로 제어되는 유사 쌍. 상단 트랜지스터들은 V_dd에서 전류 소싱, 하단 트랜지스터들은 접지로 싱크. 출력은 두 하단 트랜지스터가 동시에 전도할 때(즉 두 입력이 모두 하이일 때)만 로우.

진리표 그림

아래는 NAND 게이트의 네 가지 입력 조합 모두에 대한 동작 시각화:

 

 

 

 

 

CMOS AND 게이트

NAND 게이트 출력에 인버터 단을 추가해 AND 게이트 구현:

 

 

CMOS NOR 게이트

NAND와 유사하게 NOR 게이트도 4개 MOSFET 사용하지만 다르게 배열: 두 직렬 소싱 트랜지스터와 두 병렬 싱킹 트랜지스터. 출력은 두 입력이 모두 로우일 때만 하이.

 

 

CMOS OR 게이트

NOR 게이트 출력에 인버터 추가해 OR 기능 구현.

 

 

TTL vs CMOS: 장단점

TTL과 CMOS 모두 모든 논리 기능 구현 가능하지만 주요 측면에서 상당한 차이:

• 전력 소모: CMOS는 정적 전류를 거의 소모하지 않으나 TTL은 일정한 바이어스 전류 소모. 단, CMOS 전력은 스위칭 주파수에 따라 증가; TTL 전력은 상대적으로 일정.
• 팬아웃: CMOS 입력은 최소 전류만 끌어 단일 게이트가 많은 다른 게이트 구동 가능. TTL 팬아웃은 전류 제어 입력으로 제한.
• 공급 전압 범위: TTL은 보통 4.75~5.25V. CMOS는 전압 제어 MOSFET 덕분에 3~15V 편안히 커버.
• 속도: TTL이 일반적으로 CMOS보다 빠름. MOSFET 입력 커패시턴스가 더 큰 RC 시정수를 만들어 상승/하강 시간 지연.

CMOS 속도 향상: B-시리즈 게이트

CMOS의 느린 응답을 완화하기 위해 출력 버퍼(캐스케이드된 두 인버터)를 추가해 전압 이득을 높이고 천이 속도 향상. 논리적으로는 중복되지만 추가 단이 신호 스윙을 증폭해 성능 개선.

 

복습

• CMOS 논리 게이트는 바이폴라 트랜지스터 대신 MOSFET 사용.
• 입력은 정전기에 민감하며 플로팅되어선 안 됨.
• 풀업/풀다운 저항이 플로팅 입력 문제 해결.
• CMOS는 TTL보다 전력 소모 적지만 주파수에 따라 전력 증가.
• CMOS 입력 전류가 훨씬 적어 더 높은 팬아웃 가능.
• CMOS는 더 넓은 공급 범위(3~15V)에서 동작, TTL(4.75~5.25V) 대비.
• CMOS는 입력 커패시턴스로 인해 최대 주파수 낮음.
• B-시리즈 게이트는 버퍼드 출력을 사용해 속도 개선.

관련 워크시트

• 절연 게이트 전계효과 트랜지스터 워크시트
• CMOS 논리 게이트 워크시트