이 튜토리얼에서는 사용자 지정 주파수로 LED를 구동하는 VHDL 및 Verilog 코드 작성법을 배웁니다. 작업 흐름에 맞는 언어를 선택하세요.
HDL 작성 시 설계가 의도대로 동작하는지 검증해야 합니다. 실수는 불가피하므로 시뮬레이션은 필수입니다. 이 튜토리얼은 두 가지 중요한 단계로 나뉩니다:
시뮬레이션을 건너뛰면 하드웨어 디버깅에 큰 비용이 듭니다. 시뮬레이션을 필수 관문으로 여기세요.
50% 듀티 사이클로 100Hz, 50Hz, 10Hz, 1Hz 중 하나로 LED를 점멸시키는 HDL을 작성하세요. 두 개의 스위스로 주파수를 선택하고, LED_EN 스위치가 하이(High)여야 LED가 활성화됩니다. FPGA는 25MHz 발진기로 동작합니다.
주파수 선택기 진리표:
| Enable | 스위치 1 | 스위치 2 | LED 구동 주파수 |
|---|---|---|---|
| 0 | – | – | 비활성화 |
| 1 | 0 | 0 | 100 Hz |
| 1 | 0 | 1 | 50 Hz |
| 1 | 1 | 0 | 10 Hz |
| 1 | 1 | 1 | 1 Hz |
신호 요약:
| 신호명 | 방향 | 설명 |
|---|---|---|
| i_clock | 입력 | 25 MHz 클럭 |
| i_enable | 입력 | 활성화 스위치 (로직 0 = LED 끔) |
| i_switch_1 | 입력 | 주파수 선택 스위치 1 |
| i_switch_2 | 입력 | 주파수 선택 스위치 2 |
| o_led_drive | 출력 | LED 구동 신호 |
네 개의 동시 카운터 프로세스가 25MHz 클럭을 모니터링하며 각 목표 주파수에 대한 토글 신호를 생성합니다. 특정 주파수가 선택되지 않더라도 해당 카운터는 계속 실행됩니다. 이는 하드웨어 동시성의 핵심 원리입니다.
스위치들은 멀티플렉서 역할을 하여 선택된 토글 신호를 LED 출력으로 라우팅합니다. 멀티플렉서는 순수 조합 논리이므로 클럭 없이 동작합니다.
아래는 아키텍처를 보여주는 블록 다이어그램입니다:
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity tutorial_led_blink is
port (
i_clock : in std_logic;
i_enable : in std_logic;
i_switch_1 : in std_logic;
i_switch_2 : in std_logic;
o_led_drive : out std_logic
);
end tutorial_led_blink;
architecture rtl of tutorial_led_blink is
-- 필요한 주파수 생성을 위한 상수:
-- 공식: (25 MHz / 100 Hz * 50% 듀티 사이클)
-- 100 Hz: 25,000,000 / 100 * 0.5 = 125,000
constant c_CNT_100HZ : natural := 125000;
constant c_CNT_50HZ : natural := 250000;
constant c_CNT_10HZ : natural := 1250000;
constant c_CNT_1HZ : natural := 12500000;
-- 카운터 신호들
signal r_CNT_100HZ : natural range 0 to c_CNT_100HZ;
signal r_CNT_50HZ : natural range 0 to c_CNT_50HZ;
signal r_CNT_10HZ : natural range 0 to c_CNT_10HZ;
signal r_CNT_1HZ : natural range 0 to c_CNT_1HZ;
-- 각 주파수에서 토글될 신호들
signal r_TOGGLE_100HZ : std_logic := '0';
signal r_TOGGLE_50HZ : std_logic := '0';
signal r_TOGGLE_10HZ : std_logic := '0';
signal r_TOGGLE_1HZ : std_logic := '0';
-- 1비트 선택 신호
signal w_LED_SELECT : std_logic;
begin
-- 모든 프로세스는 서로 다른 주파수로 특정 신호를 토글합니다.
-- 스위치가 해당 출력을 선택하지 않아도 계속 실행됩니다.
p_100_HZ : process (i_clock) is
begin
if rising_edge(i_clock) then
if r_CNT_100HZ = c_CNT_100HZ-1 then
r_TOGGLE_100HZ <= not r_TOGGLE_100HZ;
r_CNT_100HZ <= 0;
else
r_CNT_100HZ <= r_CNT_100HZ + 1;
end if;
end if;
end process p_100_HZ;
p_50_HZ : process (i_clock) is
begin
if rising_edge(i_clock) then
if r_CNT_50HZ = c_CNT_50HZ-1 then
r_TOGGLE_50HZ <= not r_TOGGLE_50HZ;
r_CNT_50HZ <= 0;
else
r_CNT_50HZ <= r_CNT_50HZ + 1;
end if;
end if;
end process p_50_HZ;
p_10_HZ : process (i_clock) is
begin
if rising_edge(i_clock) then
if r_CNT_10HZ = c_CNT_10HZ-1 then
r_TOGGLE_10HZ <= not r_TOGGLE_10HZ;
r_CNT_10HZ <= 0;
else
r_CNT_10HZ <= r_CNT_10HZ + 1;
end if;
end if;
end process p_10_HZ;
p_1_HZ : process (i_clock) is
begin
if rising_edge(i_clock) then
if r_CNT_1HZ = c_CNT_1HZ-1 then
r_TOGGLE_1HZ <= not r_TOGGLE_1HZ;
r_CNT_1HZ <= 0;
else
r_CNT_1HZ <= r_CNT_1HZ + 1;
end if;
end if;
end process p_1_HZ;
-- 스위치 입력 기반 멀티플렉서 생성
w_LED_SELECT <= r_TOGGLE_100HZ when (i_switch_1 = '0' and i_switch_2 = '0') else
r_TOGGLE_50HZ when (i_switch_1 = '0' and i_switch_2 = '1') else
r_TOGGLE_10HZ when (i_switch_1 = '1' and i_switch_2 = '0') else
r_TOGGLE_1HZ;
-- i_enable이 하이일 때만 o_led_drive 출력 (AND 게이트)
o_led_drive <= w_LED_SELECT and i_enable;
end rtl;
module tutorial_led_blink (
i_clock,
i_enable,
i_switch_1,
i_switch_2,
o_led_drive
);
input i_clock;
input i_enable;
input i_switch_1;
input i_switch_2;
output o_led_drive;
// 상수(파라미터) - 주파수 생성용
// 입력 클럭은 임의로 25 kHz로 설정
// 공식: (25 kHz / 100 Hz * 50% 듀티 사이클)
// 100 Hz: 25,000 / 100 * 0.5 = 125
parameter c_CNT_100HZ = 125;
parameter c_CNT_50HZ = 250;
parameter c_CNT_10HZ = 1250;
parameter c_CNT_1HZ = 12500;
// 카운터 신호들
reg [31:0] r_CNT_100HZ = 0;
reg [31:0] r_CNT_50HZ = 0;
reg [31:0] r_CNT_10HZ = 0;
reg [31:0] r_CNT_1HZ = 0;
// 토글 신호들
reg r_TOGGLE_100HZ = 1'b0;
reg r_TOGGLE_50HZ = 1'b0;
reg r_TOGGLE_10HZ = 1'b0;
reg r_TOGGLE_1HZ = 1'b0;
// 1비트 선택 신호
reg r_LED_SELECT;
wire w_LED_SELECT;
// 모든 always 블록은 서로 다른 주파수로 특정 신호를 토글합니다.
// 스위치가 해당 출력을 선택하지 않아도 계속 실행됩니다.
always @ (posedge i_clock) begin
if (r_CNT_100HZ == c_CNT_100HZ-1) begin
r_TOGGLE_100HZ <= !r_TOGGLE_100HZ;
r_CNT_100HZ <= 0;
end else
r_CNT_100HZ <= r_CNT_100HZ + 1;
end
always @ (posedge i_clock) begin
if (r_CNT_50HZ == c_CNT_50HZ-1) begin
r_TOGGLE_50HZ <= !r_TOGGLE_50HZ;
r_CNT_50HZ <= 0;
end else
r_CNT_50HZ <= r_CNT_50HZ + 1;
end
always @ (posedge i_clock) begin
if (r_CNT_10HZ == c_CNT_10HZ-1) begin
r_TOGGLE_10HZ <= !r_TOGGLE_10HZ;
r_CNT_10HZ <= 0;
end else
r_CNT_10HZ <= r_CNT_10HZ + 1;
end
always @ (posedge i_clock) begin
if (r_CNT_1HZ == c_CNT_1HZ-1) begin
r_TOGGLE_1HZ <= !r_TOGGLE_1HZ;
r_CNT_1HZ <= 0;
end else
r_CNT_1HZ <= r_CNT_1HZ + 1;
end
// 스위치 입력 기반 멀티플렉서 (조합 논리)
always @ (*) begin
case ({i_switch_1, i_switch_2}) // 연결 연산자
2'b11 : r_LED_SELECT <= r_TOGGLE_1HZ;
2'b10 : r_LED_SELECT <= r_TOGGLE_10HZ;
2'b01 : r_LED_SELECT <= r_TOGGLE_50HZ;
2'b00 : r_LED_SELECT <= r_TOGGLE_100HZ;
endcase
end
assign o_led_drive = r_LED_SELECT & i_enable;
// 멀티플렉서 대체 구현 (동일하지만 초보자에게 읽기 어려움)
// assign w_LED_SELECT = i_switch_1 ? (i_switch_2 ? r_TOGGLE_1HZ : r_TOGGLE_10HZ) :
// (i_switch_2 ? r_TOGGLE_50HZ : r_TOGGLE_100HZ);
// assign o_led_drive = w_LED_SELECT & i_enable;
endmodule
다음 단계: 배포 전 VHDL 또는 Verilog로 이 설계를 시뮬레이션하여 올바른 동작을 확인하세요.
VHDL
홈 » 블로그 » JHFOSTER 드라이 디스커넥트 커플링으로 누수 없는 유체 이송 위험을 최소화하고, 폐기물을 없애며, 모든 유체 이송 공정을 간소화하십시오. JHFOSTER는 석유 산업을 위해 설계된 드라이링크(Dry-Link) 드라이 디스커넥트 커플링을 제공하는 믿을 수 있는 파트너입니다. 석유 유체 이송의 일반적인 적용 분야 석유 산업의 주요 유체 이송 작업에는 다음이 포함됩니다: 탱크 트럭 및 철도 탱크카의 적재 및 하역 대량 석유 유통 및 매니폴드 시스템 파이프라인 운영 및 정제 공정 까다로운 석
펜스테이트 공과대학 사파르시 다스(Saptarshi Das) 교수에 따르면, 2차원 소재는 전통적으로 실리콘으로 만들어지던 것보다 더 작고 고성능인 트랜지스터를 만드는 데 사용될 수 있습니다. 그와 그의 팀은 2D 소재로 만든 트랜지스터의 기술적 실행 가능성을 결정하기 위해 테스트를 수행했습니다. 우리는 데이터에 의해 주도되는 디지털이고 연결된 세계에 살고 있습니다.라고 다스는 말합니다. 빅데이터는 저장 및 처리 능력 증가를 요구합니다. 더 많은 데이터를 저장하거나 처리하려면 더 많은 트랜지스터를 활용해야 합니다. 즉, 현대 기술