ADC 코드 오류율 이해

고속 ADC(아날로그-디지털 변환기)의 샘플링 속도가 증가함에 따라 ADC 출력 데이터의 코드 오류(스파클 코드라고도 함) 문제도 증가했습니다. 코드 오류는 정의된 임계값을 초과하는 ADC의 출력 코드 오류로 정의됩니다. 임계값은 가장 일반적으로 오류가 ADC 잡음의 예상 진폭을 초과하여 잡음이 있을 때 오류를 쉽게 식별할 수 있는 수준으로 정의됩니다.

이 오류 임계값 정의를 설명하는 또 다른 방법은 ADC의 가정된 가우스 분포 잡음이 주어진 경우 해당 진폭의 예상 확률을 초과하는 확률로 오류 진폭이 발생한다는 것입니다. 그림 1 ADC의 출력 샘플에서 발견된 예제 코드 오류를 보여줍니다. 잘못된 샘플은 이상적인 사인파 피팅과 비교할 때 명확하게 볼 수 있으며 플롯에 있는 다른 샘플의 노이즈를 훨씬 능가합니다.

그림 1:코드 오류가 있는 ADC 출력의 예.

워드 오류율(WER) 또는 준안정성 오류율이라고도 하는 ADC의 코드 오류율(CER)은 샘플당 평균 오류 수로 정의되며 연속 오류 사이의 평균 샘플 수를 계산하여 측정됩니다. 10 ^–12 와 같이 규모의 차수로 정의되는 경우가 가장 많습니다. 오류/샘플. 따라서 오류 사이의 평균 시간은 변환기의 샘플링 속도에 따라 다릅니다. 측정된 CER은 ADC가 CER이 측정된 샘플링 속도로 실행될 때만 정확합니다. 일반적으로 샘플링 속도를 줄이면 CER이 크게 향상될 수 있습니다.

샘플링 속도가 주요 요인인 이유를 알아보기 위해 코드 오류가 어디에서 발생하는지 살펴보겠습니다.

ADC를 빛나게 만드는 것은 무엇입니까?
파이프라인 플래시 ADC 또는 SAR(연속 근사 레지스터) ADC와 같은 다단계 ADC 아키텍처는 샘플링된 전압을 단계적으로 디지털 비트로 변환하며, 각 연속 단계는 이전 단계의 결과에 의존합니다. 그림 2 와 같이 기본 파이프라인 플래시 고속 ADC를 고려하십시오. . 이 단순화된 ADC는 각 연속 단계가 입력 신호를 보다 정밀하게 추정하는 디지털 코드를 생성하는 2개의 변환 단계를 보여줍니다.

표시된 ADC의 동작은 다음과 같습니다.

• 첫 번째 단계에서는 입력 전압을 샘플링하고 첫 번째 단계 ADC를 사용하여 아날로그 입력 신호를 디지털 코드로 대략적으로 변환합니다. 이 단계의 플래시 ADC는 ADC의 주 기준 전압(V _REF)에서 생성된 정적 전압 기준과 샘플링된 전압을 비교하여 작동합니다. ), 고속 비교기를 사용합니다. 플래시 비교기의 출력은 입력 전압을 나타내는 온도계로 인코딩된 디지털 샘플입니다.

• 변환된 온도계 코드는 1단계 DAC로 직접 전송됩니다. 이 DAC는 거칠게 변환된 샘플에 해당하는 아날로그 전압을 출력합니다.

• 원래 입력 전압에서 1단계 DAC의 출력을 빼면 양자화 오차 전압 또는 잔류 전압(V _답변 ). 그런 다음 잔류물을 증폭하고 두 번째 단계에서 다시 샘플링(파이프라인 연결)합니다.

• 2단계 ADC는 V _RES를 양자화합니다. 원래 아날로그 입력 전압의 보다 정확한(고해상도) 추정치를 얻기 위해.

그림 2:파이프라인 플래시 ADC 아키텍처 블록 다이어그램의 예.

V _RES 생성 프로세스는 고속 결정 루프를 도입합니다. 하나의 샘플링 클록 주기 내에서 샘플링된 전압은 1단계 ADC에 의해 디지털 코드로 변환되어야 합니다. 디지털 코드는 첫 번째 단계 DAC에서 출력되어야 하며 원래 입력 전압에서 빼서 두 번째 단계에서 다시 샘플링해야 합니다. 플래시 ADC의 비교기는 샘플링된 전압과 V _REF 차이의 함수인 안정화 시간을 갖기 때문에 고속 결정 루프에 코드 오류가 발생합니다. .

간단히 말해서 비교기는 입력 전압(V _CAP1 ) 기준 전압에 가깝습니다(예:7 * V _REF /8) 비교기. 이론적으로 V _CAP1 비교기의 기준 전압에 무한히 가깝다면 비교기는 선형 영역에서 작동하기 때문에 안정되지 않을 것입니다.

노이즈가 실제로 발생하는 것을 방지하지만 비교기가 안정화되는 데 너무 오래 걸리면 첫 번째 단계 DAC가 잘못된 디지털 코드를 사용하여 양자화된 아날로그 전압을 출력할 수 있습니다. 결과는 V _RES입니다. 이는 1단계 ADC의 실제 디지털 출력 코드와 일치하지 않습니다. 두 번째 단계 ADC는 잘못된 V _RES를 변환합니다. , 코드 오류가 발생합니다.

CER에 영향을 주는 것은 무엇입니까?
이제 CER에 영향을 주는 요소에 대한 결론을 도출할 수 있을 만큼 충분한 세부 정보가 있어야 합니다. CER은 분명히 샘플링 속도에 따라 다릅니다. 더 빠른 샘플링 속도는 결정 루프가 결정을 내려야 하는 시간을 줄여줍니다. 결정을 내리는 데 걸리는 시간이 줄어들면 비교기가 제 시간에 해결되지 않을 확률이 기하급수적으로 증가합니다.

–Matt Guibord는 Texas Instruments의 고속 컨버터 시스템 엔지니어입니다.