소프트웨어 연결 웨이퍼 레벨 신뢰성 테스트

반도체 집적 회로(IC)의 성능을 주도하는 핵심 척도는 신뢰성입니다. IC가 계속 작아지고 칩 복잡성이 증가함에 따라 제조업체는 미션 크리티컬 최종 애플리케이션에 대해 고객에게 동일한 수준의 안정성을 계속 제공할 수 있도록 해야 합니다.

웨이퍼 레벨 신뢰성 테스트는 프로세스의 가변성과 성능 저하에 대한 통찰력을 제공하기 위해 오랫동안 사용되어 왔지만, 신기술 동향과 칩 복잡성으로 인한 이러한 증가된 요구로 인해 엔지니어는 비용을 절감하면서 신뢰성 테스트 데이터를 증가시키는 방법을 모색하게 되었습니다. 현재 접근 방식은 채널 수와 유연성 간에 균형을 유지하지만 두 가지를 모두 해결하려면 핀당 병렬 접근 방식이 필요합니다.

WLR(웨이퍼 레벨 신뢰성) 테스트 개요

IC의 수명 동안 고장률 증가가 예상되는 두 가지 분명한 시기가 있습니다. 처음에는 제조 공정 중 결함이 발생하고 마지막에는 IC가 마모되기 시작합니다. 생산 공정을 최적화하면 수율이 증가하지만 제품이 예상보다 빨리 마모되는 원인을 이해하는 데 도움이 되지 않습니다. 신뢰성 테스트는 어떤 프로세스 또는 메커니즘이 IC 조기 고장을 일으킬 수 있는지에 대한 통찰력을 제공하고 IC의 수명을 추정합니다.

신뢰성 테스트에 사용되는 일반적인 방법은 사용 가능한 한계(종종 온도 및 전압 주변)에서 장치를 작동하여 장치를 마모시키고 알려진 고장 메커니즘에 대한 수명을 모델링하는 것입니다. 이러한 테스트는 웨이퍼의 내장 구조에서 수행되어 데이터를 수집하고 제조 공정 초기에 수행할 수 있는지 확인합니다.

테스트 설정

일반적으로 테스트되는 고장 역학은 공통 WLR 응력에 대한 JEDEC(Joint Electron Device Engineering Council) 표준을 준수합니다. 여기에는 TDDB(시간 종속 절연 파괴), HCI(핫 캐리어 유도 열화) 및 BTI/NTBI(바이어스 온도 불안정성)가 포함됩니다. 웨이퍼의 트랜지스터에서 이러한 역학을 테스트하기 위한 배선 설정에는 각각 .