소프트웨어 지원 웨이퍼 레벨 신뢰성 테스트로 차세대 반도체 검증

반도체 집적회로(IC) 성능을 이끄는 핵심 척도는 신뢰성입니다. IC가 계속 작아지고 칩 복잡성이 증가함에 따라 제조업체는 미션 크리티컬 최종 응용 분야에 대해 고객에게 동일한 수준의 신뢰성을 계속 제공할 수 있도록 해야 합니다.

웨이퍼 레벨 신뢰성 테스트는 오랫동안 공정 변동성과 열화에 대한 통찰을 제공하는 데 사용되어 왔지만, 새로운 기술 트렌드와 칩 복잡성에서 오는 이러한 증가된 요구는 엔지니어들이 신뢰성 테스트 데이터를 늘리면서 비용을 줄이는 방법을 찾도록 이끌고 있습니다. 현재 접근법은 채널 수와 유연성 사이에서 트레이드오프를 만들지만, 병렬 핀당 접근법이 둘 다를 해결하는 데 필요합니다.

웨이퍼 레벨 신뢰성(WLR) 테스트 개요

IC 수명 동안 실패율이 증가할 것으로 예상되는 두 가지 명확한 시기가 있습니다: 제조 공정 중 결함으로 인한 초기와 IC가 마모되기 시작하는 말기입니다. 생산 공정 최적화는 수율을 높이지만 제품이 예상보다 일찍 마모되는 원인을 이해하는 데 도움이 되지 않습니다. 신뢰성 테스트는 조기 IC 실패를 초래할 수 있는 공정이나 메커니즘에 대한 통찰을 제공하고 IC 수명을 추정합니다.

신뢰성 테스트에 사용되는 일반적인 방법은 장치를 사용 가능한 한계(종종 온도와 전압 주변)에서 작동시켜 마모시키고 알려진 고장 메커니즘에 대해 수명을 모델링하는 것입니다. 이러한 테스트는 제조 공정 초기에 수행할 수 있도록 웨이퍼의 내장 구조에서 수행되어 데이터를 수집합니다.

테스트 설정

일반적으로 테스트되는 고장 메커니즘은 JEDEC(Joint Electron Device Engineering Council) 표준에 따라 일반적인 WLR 스트레스에 부합합니다. 이들은 시간 의존성 유전체 파괴(TDDB), 핫 캐리어 유도 열화(HCI), 바이어스 온도 불안정성(BTI/NTBI)을 포함합니다. 웨이퍼의 트랜지스터에서 이러한 메커니즘을 테스트하기 위한 배선 설정에는 각각 에 연결된 4개의 소스 측정 장치(SMU)가 포함됩니다.