FIND RRAM 어레이의 응력 및 온도와 관련된 RTN 및 어닐링

결과 및 토론

광범위한 측정을 통해 RTN이 LRS의 FIND RRAM 셀에서 보다 안정적이고 쉽게 관찰할 수 있음을 알 수 있습니다. 따라서 FIND RRAM 셀의 RTN에 대한 순환 및 어닐링 효과 연구에서 다음 섹션에서는 LRS의 셀 조사에 중점을 둡니다. 그림 4a와 같이 RTN 노이즈는 읽기 오류를 일으키는 시변 읽기 전류로 이어집니다. 이 효과는 1kbit 셀 어레이에서 관찰할 수 있습니다. 10주기를 거친 어레이에서 20초 간격 동안 읽기 전류를 샘플링할 때 상당한 읽기 전류 변동이 발견됩니다. 어레이의 정규화된 비트 전류 맵은 그림 4b에 배열되어 있으며, 여기서 LRS의 전류 변동은 + 5%만큼 높을 수 있으며, 이는 스트레스 후 게이트 누설 전류에서 관찰된 RTN과 유사합니다[19]. 스트레스의 영향을 조사하기 위해 사이클링 스트레스 전후의 50개 셀의 현재 변동 수준을 추적했습니다. 그림 5a의 데이터는 사이클링 후 90% 이상의 세포가 ΔI/I의 증가를 나타냄을 보여줍니다. 즉, FIND RRAM의 시변 잡음은 셀이 더 많은 사이클링 스트레스를 겪을수록 점차적으로 악화되는 것으로 나타났습니다. 새로운 세포와 순환된 세포의 정규화된 읽기 전류 분포를 비교할 때 더 많은 주기를 거친 세포가 더 중요한 RTN 신호를 나타내고 특정 상태에서 두 개 이상의 피크 전류 분포를 나타냅니다. 반면에 새로운 셀은 표준 분포의 전류 분포를 가지므로 그림 5b[20, 21]에서 볼 수 있듯이 변동과 관련된 RTN 노이즈가 없음을 나타냅니다. 이는 FIND RRAM이 긴 사이클링 스트레스를 받으면 RTN의 추가로 인해 비트 셀 전류가 더 급격하게 변동될 수 있음을 시사합니다.

아 10주기를 거친 RRAM 셀에서 500Hz의 속도로 샘플링된 25°C의 정규화된 읽기 전류입니다. 이것은 RTN이 시변 읽기 전류를 유발한다는 것을 보여줍니다. ㄴ t1 =3, t2 =7.5, t3 =14, t4 =17.5 s에서 동시에 샘플링된 10 사이클을 거친 1kbit 배열의 정규화된 전류 플롯을 보여줍니다. 다른 시간의 스냅샷을 비교하여 동일한 읽기 조건에서 읽기 전류가 변동합니다.

아 |ΔI/I| 분포 비교 스트레스 전후의 50개 샘플. 세포는 스트레스 후 전반적으로 더 큰 ΔI/I를 나타냄을 알 수 있습니다. 상자 그림의 백분위수 값은 아래에서 위로 각각 25, 50, 75 백분위수를 나타내고 수염은 최대값과 최소값을 나타냅니다. ㄴ 새 상태와 10 및 100 주기 후에 측정된 셀의 정규화된 읽기 전류 분포의 히스토그램입니다. 이것은 FIND RRAM이 긴 사이클링 스트레스를 받으면 RTN의 추가로 인해 비트 셀 전류가 더 급격한 변동을 겪을 수 있음을 보여줍니다.

다른 온도 단계에서 판독 전류 샘플의 정규화된 결과가 그림 6에 비교되어 있습니다. RTN 트랩의 캡처 시간과 방출 시간이 연구되었으며 온도에 따라 변화하는 것으로 알려져 있으며 둘 다 온도가 증가함에 따라 감소합니다[22, 23 ]. 예상대로 RTN 노이즈의 주파수는 온도가 증가함에 따라 증가합니다. 즉, 0°C에서 읽기 전류의 변동이 25°C에서보다 덜 자주 발생합니다. 그러나 50°C에서 측정하면 두 상태 간의 전류 변동이 덜 두드러집니다. 이는 0°C, 50°C 및 실온에서 측정된 정규화된 판독 전류의 히스토그램을 플롯한 그림 7a에서 더 자세히 알 수 있습니다. 0°C 및 25°C의 전류 분포에는 두 개의 분포 피크가 있는데, 이는 단일 트래핑 상태 RTN이 전도성 경로를 지배함을 시사하는 반면[19], 50°C에서 샘플링된 전류의 이산 상태는 덜 두드러집니다. 이것은 더 높은 온도에서 RTN 신호를 유발하는 트랩이 어닐링 효과 또는 결함 재결합과 같은 불안정성을 일으켜 결과적으로 전자 트랩 확률에 영향을 미치고 RTN 효과를 완화할 수 있음을 시사합니다[27].

500Hz의 샘플링 레이트에서 0, 25, 50°C에서 측정된 RTN 노이즈와 100주기를 거친 RRAM 셀(LRS 상태)의 정규화된 읽기 전류 비교

아 0, 25, 50°C에서 측정된 LRS 상태의 셀에 대한 정규화된 읽기 전류 분포의 히스토그램 비교 ㄴ |ΔI/I|의 누적 확률 비교 응력 전, 응력 후 및 어닐링 후 각각 30개 샘플. 어닐링 과정 후에 셀의 많은 부분이 원래의 ΔI/I로 되돌아가는 것으로 밝혀졌습니다.

추가 연구에서 샘플은 최대 75°C까지 가열됩니다. 이 세포는 30분 후 실온으로 냉각된 다음 샘플을 채취합니다. 30개의 셀이 선택되고 신선, 스트레스 및 어닐링 후 누적 전류 변동 수준이 그림 7b에서 비교됩니다. 이것은 대부분의 셀이 어닐링 프로세스 후에 원래의 ΔI/I로 되돌아간다는 것을 보여줍니다. 그림 8은 신선한 상태, 스트레스 상태 및 베이킹 후 셀의 정규화된 읽기 전류를 비교한 것입니다. 베이킹 후 전류는 신선한 것과 유사하여 고온 베이크가 RTN 신호를 유발하는 트랩을 어닐링함을 시사합니다. 그림 9a는 1kbit의 새로운 셀, 약간 스트레스를 받은 셀, 높은 스트레스를 받은 셀 및 베이킹 후의 셀의 1kbit 어레이에 대한 정규화된 읽기 전류의 배열된 플롯입니다. 플롯에서 전류 변동은 RRAM에 높은 응력이 가해질 때 더 강렬해지고 고온 베이크 후에는 급격히 감소함을 보여줍니다. 이 효과는 전체 어레이에서 관찰될 수 있으며, 이는 고온 베이크가 실제로 RTN 노이즈를 유도하는 트랩에 어닐링 효과를 제공한다는 것을 확인시켜줍니다[24,25,26,27,28,29]. 그림 9b는 10개의 서로 다른 샘플링을 순차적으로 수행하여 얻은 셀 어레이의 ΔI/I 분포를 추가로 비교합니다. 동일한 어레이가 신선, 응력 및 어닐링 후 상태에서 다른 ΔI/I 분포를 나타내는 것으로 밝혀졌습니다. 데이터는 어닐링이 셀 어레이가 새로운 상태의 어레이 수준과 유사한 감소된 전류 변동을 나타내는 데 도움이 된다고 제안했습니다. 이 결과는 사이클링 스트레스 후 RTN 신호를 나타내는 FIND RRAM 셀의 수명을 수정하고 연장하는 데 사용할 수 있습니다.

25°C, 500Hz에서 샘플링된 신선하고 스트레스를 받은 세포의 전류를 실온으로 30분 동안 고온 베이킹 및 냉각한 후의 전지와 비교하여 판독합니다. 베이킹 후 스트레스가 해소되고 세포가 신선한 것과 유사하게 동작함을 보여줍니다.

아 특정 시간에 취한 1kbit 어레이의 정규화된 읽기 전류는 신선, 약한 스트레스, 높은 스트레스 및 어닐링 후 플롯됩니다. 어레이에 더 많은 응력이 가해짐에 따라 변동이 심한 셀의 수가 어레이 전체에 걸쳐 크게 증가하고 어닐링된 후에는 소멸됨을 알 수 있습니다. ㄴ |ΔI/I|의 누적 확률 비교 1초 간격으로 다른 시간 인스턴스에서 신선한 상태, 스트레스 상태 및 어닐링 후 상태의 동일한 어레이에서 50개 샘플의 분포. 응력 후 샘플의 전체 ΔI/I가 더 높고 어닐링 후 정상으로 돌아갑니다.

사이클링 중 중간 상태에 갇혀 있던 일부 세포가 고온 처리 후 소생된다는 점은 언급할 가치가 있습니다. FinFET RRAM 셀이 LRS 및 HRS를 순환함에 따라 일부 셀의 전도성 필라멘트는 쉽게 재설정할 수 없는 채널을 형성할 수 있습니다. 베이킹 과정은 이러한 세포에 산소 결손을 재분배하는 경로를 제공하여 결과적으로 HRS로의 효과적인 재설정을 허용합니다[30]. 그림 10은 HRS로 전환할 수 없었던 셀이 125°C, 15분 베이킹 후 소생되는 것을 보여줍니다. 이를 염두에 두고 FIND RRAM 셀을 국부적으로 가열하는 것과 관련된 온칩 어닐링 메커니즘이 제안됩니다. 그림 11a와 같이 10초 주기로 1.5mA의 정전류가 선택 FinFET의 드레인 접합에서 순방향 바이어스를 통해 셀에 인가됩니다. 이 큰 전류는 RRAM TMO 근처의 제한된 영역을 가열하고 유사한 어닐링 효과를 제공합니다. 테스트 대상 장치(DUT)의 열처리 전과 후의 판독 전류를 측정하고 그림 11b에서 분석합니다. 지속적으로 샘플링된 판독 전류의 누적 분포는 온칩 어닐링 단계 후 셀에서 RTN이 제거되었음을 보여줍니다. 여기에서 FIND RRAM의 온칩 어닐링은 스트레스 후 일반적인 RRAM 셀에 대한 공칭 응답을 이해하기 위해 순차적 단계로 단일 셀에서 수행되었습니다. 어레이 수준 실험을 위해 새로운 온칩 어닐링 절차를 개발해야 합니다.

중간 상태에 있는 셀에 125°C 베이킹을 적용하고 어닐링 프로세스를 제공하여 이러한 셀을 다시 기능 상태로 전환하여 셀 수명을 연장합니다.

우리가 제안한 온칩 어닐링 방식은 BL에 − 1 V를 적용하여 순방향 바이어스와 1.5mA의 측정된 전류를 인가하여 스트레스를 받은 셀을 가열하고 어닐링합니다. Plot에서 처리 전과 후의 셀의 정규화 된 전류의 누적 백분율을 비교하여 RTN으로 인한 전류 변동이 크게 감소함을 알 수 있습니다.