"버퍼" 게이트

하나의 출력이 다른 게이트의 입력으로 공급되도록 두 개의 인버터 게이트를 함께 연결하면 두 개의 반전 기능이 서로를 "취소"하여 입력에서 최종 출력으로의 반전이 없도록 합니다.

이것은 무의미한 일처럼 보일 수 있지만 실제로 적용할 수 있습니다. 게이트 회로는 신호 증폭기임을 기억하십시오. , 수행할 수 있는 논리 기능에 관계없이.

약한 신호 소스(부하에 많은 전류를 소싱하거나 싱킹할 수 없는 소스)는 이전 그림에 표시된 쌍과 같은 두 개의 인버터를 사용하여 부스트할 수 있습니다. 로직 레벨은 변경되지 않았지만 최종 인버터의 전체 전류 소싱 또는 싱킹 기능을 사용하여 필요한 경우 부하 저항을 구동할 수 있습니다.

이를 위해 버퍼라고 하는 특수 논리 게이트 2개의 인버터와 동일한 기능을 수행하도록 제작되었습니다. 그 기호는 출력 터미널에 반전 "거품"이 없는 단순한 삼각형입니다.

오픈 컬렉터 출력이 있는 버퍼 회로

일반적인 오픈 컬렉터 버퍼의 내부 개략도는 단순 인버터의 경우와 크게 다르지 않습니다. 출력 신호를 다시 반전시키기 위해 하나의 공통 이미 터 트랜지스터 단계만 추가됩니다.

"높음" 입력 분석

입력 논리 레벨 "1"과 입력 논리 레벨 "0"의 두 가지 조건에 대해 이 회로를 분석해 보겠습니다. 첫째, "높은"(1) 입력:

인버터 회로에서 이전과 같이 "하이" 입력은 Q1(이미터-베이스 PN 접합)의 왼쪽 스티어링 다이오드를 통해 전도를 일으키지 않습니다. R1의 모든 전류는 트랜지스터 Q2의 베이스를 통과하여 포화됩니다.

Q2가 포화되면 Q3도 포화되어 최종 출력 트랜지스터 Q4의 베이스와 에미터 사이에 전압 강하가 거의 발생하지 않습니다. 따라서 Q4는 전류가 흐르지 않는 차단 모드가 됩니다.

출력 단자는 플로팅 상태가 되며(접지나 Vcc에 연결되지 않음) 이것은 이것이 공급되는 다음 TTL 게이트의 입력에서 "하이" 상태와 동일합니다. 따라서 "높은" 입력은 "높은" 출력을 제공합니다.

"낮음" 입력 분석

"낮은" 입력 신호(입력 단자 접지)의 경우 분석은 다음과 같습니다.

이제 R1의 모든 전류가 입력 스위치를 통해 전환되어 Q2를 통한 기본 전류가 제거됩니다. 그러면 기본 전류가 Q3을 통과하지 않도록 트랜지스터 Q2가 차단됩니다.

Q3 컷오프에서도 Q4는 저항 R4를 통한 전류에 의해 포화되어 출력 단자를 접지에 연결하여 "낮은" 논리 레벨이 됩니다. 따라서 "낮은" 입력은 "낮은" 출력을 제공합니다.

토템 폴 출력 트랜지스터가 있는 개략도

토템 폴 출력 트랜지스터가 있는 버퍼 회로의 개략도는 조금 더 복잡하지만 기본 원리와 확실히 진리표는 오픈 컬렉터 회로와 동일합니다.

검토:

<울>

2개의 인버터 또는 NOT, 게이트가 "직렬"로 연결되어 2진 비트가 버퍼의 기능을 수행합니다. 버퍼 게이트는 많은 전류를 소싱하거나 싱킹할 수 없는 "약한" 신호 소스를 사용하고 부하를 구동할 수 있도록 신호의 전류 용량을 높이는 신호 증폭의 목적에 불과합니다.

버퍼 회로는 인버터 "버블"이 없는 삼각형 기호로 기호화됩니다.

인버터와 같은 버퍼는 오픈 컬렉터 출력 또는 토템 폴 출력 형태로 만들 수 있습니다.

관련 워크시트:

<울>

TTL 논리 게이트 워크시트