J-K 플립플롭

쌍안정 멀티바이브레이터 주제에 대한 또 다른 변형은 J-K 플립플롭입니다. 본질적으로 이것은 "유효하지 않은" 또는 "불법적인" 출력 상태가 없는 S-R 플립플롭의 수정된 버전입니다. 이것이 어떻게 수행되는지 보려면 다음 다이어그램을 자세히 살펴보십시오.

J 및 K 입력

이전에 S 및 R 입력이었던 것을 이제 각각 J 및 K 입력이라고 합니다. 기존의 2입력 AND 게이트는 3입력 AND 게이트로 대체되었으며 각 게이트의 세 번째 입력은 Q 및 not-Q 출력으로부터 피드백을 받습니다.

이것이 우리에게 하는 일은 J 입력이 회로가 재설정될 때만 영향을 미치도록 허용하고 K 입력이 회로가 설정된 경우에만 영향을 미치도록 허용하는 것입니다.

즉, 두 입력이 연동됩니다. , 릴레이 논리 용어를 사용하여 둘 다 동시에 활성화될 수 없도록 합니다.

회로가 "설정"되면 J 입력은 하위 AND 게이트를 통해 not-Q의 0 상태에 의해 금지됩니다. 회로가 "리셋"되면 K 입력은 상위 AND 게이트를 통해 Q의 0 상태에 의해 금지됩니다.

그러나 J와 K 입력이 모두 1일 때 고유한 일이 발생합니다. 이러한 3개 입력 AND 게이트의 선택적 억제 동작으로 인해 "설정" 상태는 입력 J를 억제하여 플립플롭은 J=0인 것처럼 작동하고 K=1은 실제로 둘 다 1일 때 작동합니다.

다음 클록 펄스에서 출력은 세트(Q=1 및 비-Q=0)에서 리셋(Q=0 및 비-Q=1)으로 전환("토글")됩니다. 반대로, "리셋" 상태는 입력 K를 억제하여 플립플롭이 J=1 및 K=0인 것처럼 작동하도록 합니다. 실제로 둘 다 1일 때입니다. 다음 클럭 펄스는 회로를 리셋에서 세트로 다시 토글합니다.

J-K 플립플롭의 논리적 시퀀스

J-K 플립플롭에 해당하는 래더 논리로 이 논리 순서를 따를 수 있는지 확인하십시오.

최종 결과는 SR 플립플롭의 "유효하지 않은" 상태가 제거되고(생성된 경쟁 조건과 함께) 우리는 보너스로 유용한 기능을 얻습니다. 클럭 입력 신호의.

J-K 래치는 없고 J-K 플립플롭만 있습니다. 클록 입력의 에지 트리거가 없으면 J와 K가 모두 하이(1)로 유지될 때 회로가 두 출력 상태 사이를 계속 토글하여 해당 상황에서 쌍안정 장치 대신 불안정 장치가 됩니다.

모든 입력 상태 조합에 대해 쌍안정 연산을 유지하려면 반드시 우리가 지시할 때만 한 번에 한 단계(클럭 펄스)로 토글되도록 에지 트리거를 사용합니다.

J-K 플립플롭의 블록 기호

JK 플립플롭의 블록 기호는 내부 회로보다 훨씬 덜 무섭고 SR 및 D 플립플롭과 마찬가지로 JK 플립플롭은 두 가지 클럭 종류(음수 및 양수 에지 트리거)로 제공됩니다.

검토:

<울>

J-K 플립플롭은 피드백 레이어가 추가된 S-R 플립플롭에 불과합니다. 이 피드백은 두 개의 설정/리셋 입력 중 하나를 선택적으로 활성화하여 둘 다 멀티바이브레이터 회로에 활성 신호를 전달할 수 없도록 하여 잘못된 조건을 제거합니다.

J 및 K 입력이 모두 활성화되고 클록 입력이 펄스되면 출력(Q 및 비-Q)은 상태를 교환합니다. 즉, 회로가 전환됩니다. 설정 상태에서 재설정 상태로 또는 그 반대로.

관련 워크시트:

<울>

J-K 플립플롭 워크시트