74LS74 듀얼 D 플립플롭 완벽 가이드: 핀아웃, 진리표, 타이밍, 응용 회로

74LS74란?

74LS74는 양의 에지 트리거(Positive Edge-triggered) 듀얼 D-타입 플립플롭 IC입니다. 두 개의 독립적인 플립플롭을 내장하며, 각기 프리셋(PRE, 활성 로우), 클리어(CLR, 활성 로우), 클록(CLK), 데이터(D) 입력과 Q, Q바 출력을 가집니다. LS(로우파워 쇼트키) 공정으로 TTL 레벨 호환, 고속 동작(최대 ~30MHz), 저전력 소모가 특징입니다.

핀 구성 (14핀 DIP/SOIC)

핀	심볼	이름	기능
1	1CLR̅	플립플롭 1 클리어 (활성 로우)	로우 시 Q=0, Q̅=1 강제 리셋
2	1D	플립플롭 1 데이터 입력	클록 상승 에지에서 이 값 래치
3	1CLK	플립플롭 1 클록 입력	상승 에지 트리거
4	1PRE̅	플립플롭 1 프리셋 (활성 로우)	로우 시 Q=1, Q̅=0 강제 셋
5	1Q	플립플롭 1 출력
6	1Q̅	플립플롭 1 반전 출력
7	GND	그라운드 (0V)
8	2Q̅	플립플롭 2 반전 출력
9	2Q	플립플롭 2 출력
10	2PRE̅	플립플롭 2 프리셋 (활성 로우)
11	2CLK	플립플롭 2 클록 입력
12	2D	플립플롭 2 데이터 입력
13	2CLR̅	플립플롭 2 클리어 (활성 로우)
14	VCC	전원 (4.75V~5.25V, 표준 5V)

기능 테이블 (진리표)

PRE̅	CLR̅	CLK	D	Q	Q̅	비고
L	H	X	X	H	L	비동기 셋 (프리셋 우선)
H	L	X	X	L	H	비동기 리셋 (클리어)
L	L	X	X	H	H	불법 상태 (둘 다 활성) - 회피
H	H	↑	H	H	L	클록 상승 에지에서 D=1 래치
H	H	↑	L	L	H	클록 상승 에지에서 D=0 래치
H	H	L	X	Q₀	Q̅₀	홀드 (클록 로우/하강 에지: 상태 유지)

X = Don't Care, ↑ = 상승 에지, Q₀ = 이전 상태

주요 전기적 사양 (TA=25°C, VCC=5V)

• 동작 전압: 4.75V ~ 5.25V
• 동작 온도: 0°C ~ 70°C (상용 등급)
• 전파 지연 (CLK→Q): tPLH ≈ 25ns, tPHL ≈ 40ns
• 최대 클록 주파수: fmax ≈ 30MHz (typ 25MHz)
• 세트업 시간: tSU ≥ 20ns (D → CLK↑)
• 홀드 시간: tH ≥ 5ns (CLK↑ → D)
• 클록 펄스 폭: tw ≥ 25ns (High/Low)
• 프리셋/클리어 펄스 폭: tw ≥ 25ns
• 입력 전압: VIH ≥ 2V, VIL ≤ 0.8V
• 출력 전압: VOH ≥ 2.7V (IOH=-400μA), VOL ≤ 0.5V (IOL=8mA)
• 휴지 전류: ICC ≈ 8mA (듀얼 전체)

동작 원리: 마스터-슬레이브 구조

내부적으로 마스터 래치(클록 로우 때 투명)와 슬레이브 래치(클록 하이 때 투명)로 구성돼 상승 에지에서 데이터가 한 번만 전달되도록 보장합니다. 프리셋/클리어는 비동기(클록 무관)로 즉시 출력을 강제합니다.

기본 사용법 (아두이노/MCU 연동 예시)

// 74LS74을 2비트 시프트 레지스터로 사용
const int clkPin = 2;   // 1CLK, 2CLK 공통 연결
const int dataPin = 3;  // 1D
const int clrPin = 4;   // 1CLR, 2CLR 공통 연결

void setup() {
  pinMode(clkPin, OUTPUT);
  pinMode(dataPin, OUTPUT);
  pinMode(clrPin, OUTPUT);
  digitalWrite(clrPin, LOW); delay(1);  // 비동기 클리어
  digitalWrite(clrPin, HIGH);
}

void loop() {
  digitalWrite(dataPin, HIGH);  // D=1
  pulseClock();
  digitalWrite(dataPin, LOW);   // D=0
  pulseClock();
  delay(1000);
}

void pulseClock() {
  digitalWrite(clkPin, HIGH);
  delayMicroseconds(1);
  digitalWrite(clkPin, LOW);
}

주요 응용 회로

1. 분주기 (Frequency Divider) - ÷2 카운터

Q̅ 출력을 D 입력에 피드백 연결
클록 입력 → 플립플롭 → Q 출력은 클록 주파수 1/2
두 플립플롭 직렬 연결 → ÷4, ÷8 가능

2. 시프트 레지스터 (Shift Register)

• 직렬 입력 → 병렬 출력 (SIPO)
• 여러 74LS74 직렬 연결로 N비트 시프트 레지스터 구성
• LED 매트릭스 드라이브, 시리얼-패러럴 변환

3. 상태 머신 / 순차 논리

• 유한 상태 머신(FSM) 상태 레지스터
• 카운터, 시퀀서, 제어 로직

4. 데이터 래치 / 샘플-홀드

• 클록 에지에서 아날로그/디지털 데이터 캡처
• ADC 결과 래치, 버스 데이터 홀드

5. 버퍼/드라이버 회로

• 출력 전류 8mA 싱크 능력으로 LED 직접 구동 가능 (직렬 저항 필요)
• 버스 홀드/격리용 버퍼

6. 클록 동기화 / 메타스태빌리티 완화

• 두 단계 플립플롭 직렬로 비동기 신호 동기화 (더블 플롭 싱크로나이저)
• 74LS74 듀얼 특성 활용해 1칩으로 2채널 동기화 가능

동등/대체 소자

품번	계열	특징
74HC74	HCMOS	2V~6V 동작, 저전력, 고속, CMOS 레벨 입출력
74HCT74	HCT	TTL 레벨 입력 호환, 5V 단일 전원
74F74	Fast	최고 속도 (~100MHz), 고전류 구동, 전력 소모 큼
74ACT74	Advanced CMOS	TTL 입력 호환, 5V, 고속
74LVC74	Low Voltage CMOS	1.65V~3.6V, 5V 내성 입력, 현대 저전압 시스템용
CD4013	CMOS 4000	3V~18V 광범위 전압, 저속, 저전력

설계 시 주의사항

• 미사용 입력(프리셋/클리어/데이터/클록)은 VCC 또는 GND에 고정 (플로팅 방지)
• 프리셋/클리어 동시 로우 금지 (메타스태블/과전류 유발)
• 디커플링 커패시터 0.1μF VCC-GND 핀 인접 필수
• 클록 신호 라이징 에지 품질 중요: 지터/오버슈트 최소화, 종단 저항 고려
• 출력 라인 길면 반사/크로스토크 → 시리즈 종단 저항(33~47Ω) 추가

결론

74LS74는 TTL 기반 순차 논리 회로의 기본 빌딩 블록으로, 듀얼 D 플립플롭의 표준 구현체입니다. 비동기 프리셋/클리어, 양의 에지 트리거, 상보 출력으로 상태 머신, 카운터, 시프트 레지스터, 동기화 회로 등 다양하게 활용됩니다. 신규 설계 시 3.3V/5V 혼용 시스템이면 74HCT74 또는 74LVC74, 순수 5V TTL 시스템이면 74LS74/74HC74 선택이 적절합니다.