에지 트리거 래치:플립플롭

지금까지 인에이블 입력이 있는 S-R 및 D 래치 회로를 모두 연구했습니다. 래치는 활성화 입력이 활성화된 경우에만 데이터 입력(S-R 또는 D)에 응답합니다. 그러나 많은 디지털 애플리케이션에서는 활성화 입력이 활성화되는 전체 기간 대신 래치 회로의 응답을 매우 짧은 기간으로 제한하는 것이 바람직합니다.

멀티바이브레이터 회로를 활성화하는 한 가지 방법은 에지 트리거링입니다. , 여기서 회로의 데이터 입력은 활성화 입력이 전환되는 시간 동안만 제어합니다. 한 상태에서 다른 상태로.

일반 D 래치와 에지 트리거된 래치의 타이밍 다이어그램을 비교해 보겠습니다.

첫 번째 타이밍 다이어그램에서 출력은 인에이블(E) 입력이 하이일 때마다 입력 D에 응답하지만 하이 상태를 유지합니다. 활성화 신호가 다시 낮은 상태로 떨어지면 회로가 래치된 상태로 유지됩니다.

두 번째 타이밍 다이어그램에서 회로 출력에서 ​​확연히 다른 응답을 확인할 수 있습니다. 활성화 신호가 변경되는 짧은 시간 동안에만 D 입력에 응답합니다. , 또는 전환 , 낮은 것에서 높은 것. 이를 양성이라고 합니다. 엣지 트리거.

부정적과 같은 것이 있습니다. 에지 트리거링도 수행하고 동일한 입력 신호에 대해 다음과 같은 응답을 생성합니다.

구형파 활성화 신호의 전환 에지에서 멀티바이브레이터 회로를 활성화할 때마다 이를 플립플롭이라고 합니다. 래치 대신 .

결과적으로, edge-triggered S-R 회로는 S-R 플립플롭으로 더 적절하게 알려져 있고 edge-triggered D 회로는 D 플립플롭으로 알려져 있습니다. 활성화 신호의 이름이 시계로 변경되었습니다. 신호. 또한 이러한 플립플롭의 데이터 입력(각각 S, R 및 D)을 동기식이라고 합니다. 입력은 클록 펄스 에지(전환) 시간에만 영향을 미치므로 데이터 입력의 변덕이 아닌 해당 클록 펄스와 출력 변경을 동기화합니다.

그러나 이 엣지 트리거링을 실제로 어떻게 수행합니까? 일반 S-R 래치에서 "게이트된" S-R 래치를 만드는 것은 몇 개의 AND 게이트로 충분히 쉽지만 상승 또는 하강 에지에만 주의를 기울이는 논리를 구현하는 방법은 무엇입니까? 디지털 신호의 변화는 무엇입니까?

우리에게 필요한 것은 임의의 시간 동안 입력이 활성화될 때마다 짧은 펄스를 출력하는 디지털 회로이며, 이 회로의 출력을 사용하여 래치를 짧게 활성화할 수 있습니다. 우리는 여기에서 조금 앞서가고 있지만 실제로는 일종의 단안정 멀티바이브레이터입니다. 지금은 이를 펄스 감지기라고 부를 것입니다. .

각 출력 펄스의 지속 시간은 펄스 회로 자체의 구성 요소에 의해 설정됩니다. 래더 논리에서는 지연 시간이 매우 짧은 시간 지연 릴레이를 사용하여 매우 쉽게 수행할 수 있습니다.

반도체 부품으로 이 타이밍 기능을 구현하는 것은 모든 논리 게이트 내에서 고유한 시간 지연(전파 지연으로 알려짐)을 이용하기 때문에 실제로 매우 쉽습니다. ). 우리가 하는 일은 입력 신호를 받아 두 가지 방식으로 분할한 다음, 신호 경로 중 하나에 게이트 또는 일련의 게이트를 배치하여 약간 지연시킨 다음 원래 신호와 지연된 신호가 모두 입력되도록 하는 것입니다. 지연된 신호가 지연되지 않은 신호의 로우에서 하이로의 변화를 아직 따라잡지 못한 짧은 시간 동안 하이 신호를 출력하는 2입력 게이트. 로우에서 하이로의 입력 신호 전환 시 클록 펄스를 생성하는 회로의 예는 다음과 같습니다.

이 회로는 AND에서 NOR로의 최종 게이트 변경만으로 네거티브 에지 펄스 검출기 회로로 변환될 수 있습니다.

이제 펄스 감지기가 어떻게 만들어지는지 알았으므로 래치의 인에이블 입력에 연결하여 플립플롭으로 전환하는 것을 보여줄 수 있습니다. 이 경우 회로는 S-R 플립플롭입니다.

클록 신호(C)가 로우에서 하이로 전환될 때만 회로가 S 및 R 입력에 응답합니다. 클럭 신호("x")의 다른 조건에 대해 회로가 래치됩니다.

S-R 플립플롭의 래더 논리 버전은 다음과 같습니다.

릴레이 연락처 CR₃ 래더 다이어그램에서 S-R 래치 회로의 기존 E 접점을 대신하며 C와 시간 지연 접점 TR₁이 모두 닫힌 짧은 시간 동안에만 닫힙니다. 닫힙니다. 두 경우 모두(게이트 또는 래더 회로) C가 낮은(0) 상태에서 높은(1) 상태로 전환되지 않는 한 입력 S와 R은 영향을 미치지 않습니다. 그렇지 않으면 플립플롭의 출력이 이전 상태에서 래치됩니다.

S-R 플립플롭의 무효 상태는 펄스 검출기 회로가 래치를 활성화하도록 허용하는 짧은 기간 동안만 유지된다는 점에 유의하는 것이 중요합니다. 그 짧은 시간이 경과한 후 출력은 설정 또는 재설정 상태로 래치됩니다. 다시 한 번 경합 조건 문제 자신을 나타냅니다. 활성화 신호가 없으면 잘못된 출력 상태를 유지할 수 없습니다. 그러나 멀티바이브레이터의 유효한 "래치" 상태(설정 및 재설정)는 서로 배타적입니다. 따라서 멀티바이브레이터 회로의 두 게이트는 패권을 위해 서로 "경합"하고 어느 쪽이 먼저 높은 출력 상태에 도달하는 것이 "승리"합니다.

플립플롭의 블록 기호는 각각의 래치 기호와 약간 다릅니다.

클럭 입력 옆에 있는 삼각형 기호는 이것이 에지 트리거 장치이고 결과적으로 래치가 아닌 플립플롭임을 알려줍니다. 위의 기호는 양의 에지 트리거입니다. 즉, 클록 신호의 상승 에지(낮음에서 높음으로의 전환)에서 "클록"합니다. 네거티브 에지 트리거 장치는 클록 입력 라인에 거품으로 기호화됩니다.

위의 두 플립플롭은 클럭 신호의 하강 에지(하이-로우 전환)에서 "클럭"합니다.

검토:

<울>

플립플롭 활성화(E) 입력에 연결된 "펄스 감지기" 회로가 있는 래치 회로이므로 클록 펄스의 상승 또는 하강 에지에서 잠시 동안만 활성화됩니다.

펄스 감지기 회로는 래더 로직 애플리케이션을 위한 시간 지연 릴레이 또는 반도체 게이트(전파 지연 현상을 이용)로 만들 수 있습니다. ).

관련 워크시트:

<울>

플립플롭 워크시트