트랜지스터 플립플롭:이진 데이터 저장을 위한 순차 논리 회로

컴퓨터, 통신 장비 및 기타 유사한 유형의 시스템에서 볼 수 있는 것과 같은 디지털 회로를 배우거나 만드는 데 관심이 있습니까? 가장 먼저 살펴볼 것은 트랜지스터 플립플롭입니다.

플립플롭의 기본 빌딩 블록은 논리 게이트이며, 이는 부울 기능을 구현하는 이상적인 전자 모델입니다. 이러한 논리 게이트에는 커패시터 및 저항과 같은 여러 구성 요소가 있을 수 있지만 주로 트랜지스터입니다.

아래에서 다양한 유형의 플립플롭 회로와 해당 배선도에 대해 자세히 설명했습니다. 프로젝트에 사용할 수 있는 방법을 알아보세요.

플립플롭이란 무엇입니까?

플립플롭은 일종의 내장 메모리가 있는 순차 논리 회로입니다. 따라서 현재 입력, 이전 입력 및 (또는) 이전 출력의 데이터를 사용하여 시스템을 실행할 수 있습니다.

회로는 두 개의 안정적인 상태(논리 레벨 0 또는 1)를 초래하는 여러 논리 게이트로 구성되어 플립플롭을 쌍안정 멀티바이브레이터로 만듭니다.

다양한 유형의 논리 게이트

출처:Wikimedia Commons.

래치와 플립 플롭 회로의 차이점은 후자가 에지 트리거된다는 것입니다. 에지 트리거링은 디지털 회로의 동작을 조정하기 위한 제어 신호가 있음을 의미합니다. 제어 입력은 일반적으로 전용 클록 신호이므로 동기 시스템이 됩니다.

그러나 래치 회로는 레벨 트리거이므로 입력이 변경되면 출력이 변경될 수 있습니다. 이를 활성화하는 클럭 펄스나 클럭 이벤트가 없으므로 비동기식 시스템입니다.

래치는 플립플롭 회로의 필수 요소이며 정전 시 데이터가 손실되는 휘발성 메모리 요소입니다.

플립플롭의 종류

4가지 플립플롭 유형이 있으며 각각 다른 회로 설계와 진리표를 가지고 있습니다.

SR 플립플롭

SR 플립플롭은 S(세트) 및 R(재설정) 입력에서 이름을 얻습니다.

교차 결합 NAND 게이트가 있는 클럭 SR 플립플롭 회로.

출처:Wikimedia Commons.

4가지 중 가장 많이 사용되는 플립플롭으로 회로가 가장 간단하고 SR 래치와 진리표가 유사합니다.

SR 래치 진리표.

JK 플립플롭

JK 디지털 회로는 S와 R이 동시에 높지 않도록 하여 SR 플립플롭의 설계를 개선합니다. 그렇게 함으로써 금지된 상태에 빠질 가능성을 제거합니다.

NAND 게이트를 사용한 JK 플립플롭 회로

출처:Wikimedia Commons.

다음 진리표가 있습니다.

JK 플립플롭 진리표.

D 플립플롭

"데이터" 또는 "지연" 플립플롭이라고도 하는 이 회로는 하나의 입력 핀(D)이 있는 1비트 메모리 셀입니다. 디지털 전자 시스템에서 레지스터와 카운터를 만드는 데 가장 일반적으로 사용됩니다.

NOT 게이트와 4개의 NAND 게이트를 사용하는 D 플립플롭 회로

출처:Wikimedia Commons.

회로의 출력은 클록의 상승 에지에서만 변경되므로 이 진리표가 생성됩니다.

D 플립플롭 진리표.

T 플립플롭

T 플립플롭은 JK 플립플롭의 단일 입력 버전으로, 두 개의 피드를 연결하여 T 입력을 형성합니다. T는 회로가 상태를 보완할 수 있기 때문에 Toggle을 나타냅니다.

NAND 게이트를 사용한 T 플립플롭 회로

출처:Wikimedia Commons.

회로는 이 진리표를 제시합니다.

T 플립플롭 진리표.

플립 플롭의 응용

• 카운터
• 주파수 분배기
• 저장소 레지스터
• 시프트 레지스터
• 래치
• 기억
• 바운스 제거 스위치
• 데이터 저장
• 데이터 전송
• 등록

트랜지스터 플립플롭 회로

논리 게이트는 플립 플롭의 주요 요소이지만 전자 장치의 논리를 나타내는 모델입니다. 실제 전기 회로에는 이 전류 흐름을 제어하기 위해 교차 결합된 구성 요소가 있습니다. 진리표의 값은 이진수 1(고전압) 또는 0(저전압)을 나타냅니다.

여기에는 트랜지스터, 저항기 및 커패시터와 같은 구성 요소가 포함되며 가장 일반적인 세 ​​가지 회로를 만들 수 있습니다.

단일 트랜지스터 플립플롭

다른 기존 플립플롭과 마찬가지로 단일형 트랜지스터는 1비트의 데이터를 저장하고, 세트 및 리셋 입력 세트와 상태를 안정적으로 유지하기 위한 피드백 루프를 가지고 있습니다.

트랜지스터(NPN) 외에도 회로에는 2개의 다이오드, 2개의 커패시터, 6개의 저항 및 LED 세트가 있습니다.

1 트랜지스터 플립플롭 회로도.

위의 다이어그램에서 공급 전압을 C2로 활성화하여 회로를 설정할 수 있습니다. 이 5V 펄스는 트랜지스터의 기본 전압을 높이고 클록 신호를 증폭합니다. C1 및 D1은 출력 신호를 정류하여 결과 DC 전압을 C2에 표시합니다.

회로는 플립플롭을 ON 상태로 유지하는 포지티브 피드백 루프를 유지합니다. D2는 트랜지스터가 포화 상태(너무 많은 전류를 가짐)로부터 유지하여 포지티브 피드백 신호를 제거하는 지속적인 ON 상태를 방지합니다.

회로를 끄려면 C2를 방전하거나 짧은 시간 동안 클록 신호를 제거하십시오. 클럭 신호를 다시 연결하더라도 6K8 및 3K3 저항과 커패시터 C2가 하이 입력을 크게 감쇠하기 때문에 플립플롭은 꺼진 상태로 유지됩니다.

트랜지스터를 사용한 D 플립플롭 회로

D형 플립플롭 회로는 배선의 베이스로 게이트 D 래치를 가지고 있지만 에지 트리거 D 플립플롭을 만들기 위해 클록 회로를 추가합니다.

D 플립플롭 트랜지스터 회로도.

트랜지스터, 커패시터 및 3개의 저항으로 구성된 다이어그램의 하단 부분은 클록 메커니즘을 형성합니다.

외부 클럭은 기본 전압을 제공하며 트랜지스터는 양의 기본 전압을 가질 때만 입력 데이터를 전송할 수 있습니다.

저항 R6과 커패시터 C1은 사각파 클록 신호를 날카로운 스파이크 신호로 변환하여 상승 에지를 식별합니다.

전체적으로 래치 부분에는 2개의 트랜지스터와 4개의 저항이 있으며, 이로부터 클럭 부분에서 전류 입력이 회로의 래치 트랜지스터로 향합니다.

출력 Q가 로직 0이면 클록 핀과 데이터 입력 핀에 양의 신호를 적용할 수 있습니다. 이 작업은 저장된 데이터 또는 상태를 하나로 변경합니다.

클록 입력은 트랜지스터 베이스를 충전하고 베이스 대 컬렉터 접합을 순방향 바이어스합니다. 따라서 Data In의 양의 신호가 들어오면 아래쪽에서 컬렉터로, 그리고 래치로 작은 전류가 흐르게 됩니다.

전류는 결국 래치를 트리거하여 Q에서 상태를 1로 변경합니다. 논리 0을 적용하려면 데이터 입력 핀을 접지하면 Q가 다시 0으로 이동하고 이 비트가 저장됩니다.

이산 트랜지스터를 사용한 T 플립플롭

토글 플립플롭은 데이터 플립플롭과 매우 유사하지만 데이터 입력 입력 대신 핀이 보완 출력 Q'에서 신호를 받습니다.

T 플립플롭 트랜지스터 회로도

목표는 출력이 높을 때 낮은 데이터 입력을 얻고 작업이 낮을 때 높은 데이터 입력을 얻는 것입니다. 따라서 Q'는 방정식에서 중요합니다.

그러나 이산 회로이기 때문에 트랜지스터 베이스를 컬렉터에 연결하는 것과 동일하기 때문에 시스템이 작동하지 않습니다. 직렬로 연결된 추가 커패시터 C2와 출력 Q에 연결된 저항 R8을 도입하여 이 문제를 해결할 수 있습니다.

커패시터는 저항이 커패시터를 방전하는 동안 입력 및 출력 신호 사이에 지연을 생성합니다. 이 두 가지는 트랜지스터 출력이 예상대로 상태를 계속해서 이동하도록 합니다.

요약

결론적으로 트랜지스터 플립플롭은 내장된 메모리 기능으로 인해 대부분의 전자 및 컴퓨터 회로의 기본 빌딩 블록입니다.

프로젝트에 이러한 회로가 필요한 경우 위에서 설명한 구성 요소를 구입한 다음 직접 장치를 만드는 것이 더 저렴합니다.

이러한 구성 요소와 회로를 설정하는 데 필요한 PCB에 대해 자세히 알아보려면 당사에 문의하십시오.