고속 PCB용 이미지 평면 설계 방법

오늘날 다층 PCB는 대부분의 고속 회로 시스템에 사용되며 많은 회로 시스템에는 수많은 작동 전력이 있어 이미지 평면 설계, 특히 다중 전원/접지 평면 간의 관계 해결에 대한 엄격한 요구 사항을 제공합니다. 또한, 발진기가 RF(무선 주파수) 에너지를 생성하는 것을 막고 고전력 부품에 우수한 방열을 제공하기 위해 장치 레이어 설계에서 특수 동박 표면을 설계해야 합니다.

이미지 평면의 기능

이미지 평면은 인쇄 회로 기판의 신호 층에 인접한 구리 피복 표면입니다. 이미지 평면의 주요 기능은 다음과 같습니다.

1). 리플로 노이즈 및 EMI(Electro Magnetic Interference) 감소. 이미지 플레인은 특히 배전 시스템에 큰 전류가 흐를 때 신호 리플로를 위해 임피던스가 낮은 경로를 제공합니다. 또한 신호 및 리플로에 의해 형성되는 폐쇄 링 영역을 줄여 EMI가 낮아집니다.

2). 고속 디지털 회로에서 신호 라인 간의 누화를 제어합니다. Crosstalk는 D/H 비율에 의해 결정되는데, 여기서 D는 간섭원과 간섭받는 물체 사이의 거리를 의미하고 H는 신호층 사이의 이미지 면의 높이를 의미합니다. D/H 비율은 H 값을 변경하여 제어할 수 있으므로 궁극적으로 신호 라인 간의 크로스토크가 제어됩니다.

삼). 임피던스 제어. 인쇄 배선의 특성 임피던스는 전선의 너비와 전선과 이미지 평면 사이의 높이와 관련이 있습니다. 이미지 플레인이 없으면 임피던스 제어가 되지 않아 전송선로 정합 및 신호반사 불량으로 이어질 수 있습니다.

게다가, 이미지 플레인은 반사에서 외부 보드까지의 노이즈를 제어할 수도 있습니다. 이미지 평면만으로는 이러한 기능을 구현하기에 충분하지 않다는 점을 인정해야 합니다. 예상 목표를 달성하려면 엄격한 설계 규칙을 보완해야 합니다. 이 사실은 다음과 같이 말할 수 있습니다. 고속 디지털 회로에서 노이즈를 제어하려면 이미지 플레인이 필수적이지만 단독으로 작동할 수는 없습니다.

신호 리플로우의 레이어 건너뛰기

다층 PCB에서 각 레이아웃 레이어는 하나의 이미지 평면에 인접해야 하며 신호의 반환 회로는 해당 이미지 평면에서 흐릅니다. 신호 라인이 레이아웃 레이어를 통과하지 않을 때 일반적인 방법은 첫 번째 신호 라인을 레이아웃 레이어에 연결한 다음 신호 라인을 관통 구멍으로 다른 레이어에 연결하는 것입니다. 따라서 신호 라인은 한 레이어에서 다른 레이어로 건너뛰고 동일한 경로를 따라 전류를 반환합니다. 두 레이어가 모두 접지 레이어인 경우 두 레이어 또는 접지 핀을 연결하는 구멍을 통해 반환 전류를 건너뛸 수 있습니다. 한 레이어가 전력 레이어이고 다른 레이어가 접지 레이어일 때 레이어 사이를 건너뛸 수 있는 반환 전류의 유일한 기회는 디커플링 커패시터가 배치된 위치입니다. 디커플링 캐패시터나 접지층을 연결하는 관통 홀이 없는 경우 가장 먼 길을 따라가야 하는 반환 전류를 건너뛰어야 하며, 이는 반환 전류가 다른 회로와 디커플링되어 누화 및 EMI가 발생합니다.

결과적으로 PCB 설계 과정에서 레이어 건너뛰기는 구성 요소에 인접한 접지 핀이나 기껏해야 디커플링 커패시터 주변에 설정되어야 합니다. 이것이 실현될 수 없는 경우, 리턴 전류를 건너뛰기 위해 건너뛰기 지점에 접지 관통 구멍(두 접지 레이어 간 건너뛰기) 또는 바이패스 커패시터(전력 레이어와 접지 레이어 간 건너뛰기)를 배치할 수 있습니다.

평면 분할

다층 PCB를 사용하는 과정에서 때로는 특정 너비의 동박이 없는 영역을 생성하여 통합된 이미지 평면을 여러 개의 독립적인 부분으로 분할하는 분할 평면이라고 하는 영역을 생성해야 합니다.

분할 평면은 일반적으로 노이즈 간섭 민감한 회로를 중지하고 아날로그, 오디오, I/O 영역으로 들어가는 디지털 노이즈 중지 및 5V와 3.3V 전원 전압 사이의 절연과 같은 다양한 기준 전압을 분리하는 데 사용됩니다.

분할 평면은 완전 분할과 불완전 분할로 분류할 수 있습니다. 전자는 분할 후 전원 레이어와 접지 레이어 간의 완전한 분리를 나타냅니다. 후자는 접지 레이어가 "브리지"로 연결되는 동안 전력 레이어 간의 완전한 격리를 나타냅니다. 완전 분할을 사용할지 불완전 분할을 사용할지는 분할 평면 사이에 신호 연결이 있는지 여부에 따라 다릅니다.

• 분할면의 예

그림 1은 테스트 플랫폼의 아날로그 및 디지털 혼합 회로의 이미지 평면 설계의 일부입니다. 비디오 아날로그 입력은 AD 변환에 의해 FPGA로 전송되고 DA 변환으로 출력됩니다. AD와 DA는 전원 공급을 위해 독립적인 전원 구성 요소를 사용합니다. 디지털 구성 요소는 보드 공간의 대부분을 차지하는 반면 아날로그 구성 요소는 작은 부분만 차지합니다. 그러나 이들 모두는 전체 시스템의 성능에 중요한 필수 부품입니다. 따라서 이러한 구성 요소를 다루는 과정에서 많은 주의를 기울여야 합니다. 디지털 부분의 노이즈가 아날로그 부분에 들어가지 않는 것이 이상적입니다. 그러나 AD 및 DA 변환기의 일부 신호는 디지털 부품의 FPGA에 연결됩니다. 이러한 연결된 신호의 리플 로우를 보장하기 위해 디지털 전원과 아날로그 전원은 완전히 절연되어야 하며 디지털 접지와 아날로그 접지는 디지털 부분에서 아날로그 부분의 영향이 최소화되도록 불완전하게 절연되어야 합니다.

디지털 부분에서 아날로그 부분까지의 모든 라인은 데이터 신호 리플 로우가 브리지에 의해 반환될 수 있도록 개방 크기가 필요한 와이어의 통과에 적합해야 하는 브리지를 통과해야 하며 결과적으로 다른 신호에 대한 간섭을 피할 수 있습니다. 반환 경로에 대한 권선의. 이 PCB 설계에서는 AD와 DA 부분의 접지가 서로 완전히 분리되어 있습니다.

• 평면 분할 과정에서 일부 문제

ㅏ. 격리 레이어 겹침

다층 PCB에서 분할면은 일반적으로 서로 다른 전력을 분리하는 데 사용됩니다. 일반적으로 이러한 전력의 해당 접지 레이어는 서로 격리되어 있습니다. 즉, 각 전력에는 자체 참조 레이어가 있습니다. PCB 설계 과정에서 절연층의 겹침을 피해야 합니다. 예를 들어, 대부분의 다층 PCB에서 아날로그 부품과 디지털 부품의 전원 및 접지 레이어는 서로 절연되어 있습니다. 아날로그 전원 레이어와 디지털 접지 레이어는 그림 2와 같이 공간에서 겹치지 않아야 합니다.

겹치는 절연층이 나타나면 겹치는 영역에 작은 패드 커패시턴스 C1이 나타납니다. 커패시턴스는 RF 에너지를 한 레이어에서 다른 절연, 정적 및 독립 레이어로 전송하여 절연 유효성을 감소시킵니다.

비. 디커플링 커패시터 배치

고속 부품에서 발생하는 고주파로 노이즈를 필터링하기 위해 많은 디커플링 커패시터가 PCB에 배치됩니다. PCB에 분할면이 나오면 레이아웃 과정에서 디커플링 커패시터의 접지 핀이 해당 접지 레이어 대신 다른 기준 접지 레이어와 연결되지 않는 상황이 발생할 수 있습니다. 이러한 유형의 실수는 발생할 수 있으며 한 레이어에서 다른 레이어로 노이즈 디커플링을 일으키며, 이는 분할 평면이 겹치는 것과 유사합니다. 그렇기 때문에 이 문제는 디자인 단계에서 다루어야 합니다. 디지털 아날로그 혼합 회로를 다시 예로 들어보겠습니다. 아날로그 전력은 페라이트 비드를 통해 디지털 부품에서 가져오고 C1은 디지털 부품의 디커플링 커패시턴스를 나타냅니다. 그림 3A에서 C1의 전원 핀은 디지털 전원으로 연결되고 접지 핀은 아날로그 접지로 연결되어 민감한 아날로그 부분에서 고주파와 디지털 노이즈의 디커플링으로 이어지며 이는 잘못된 연결입니다. 그림 3B는 오른쪽 디커플링 커패시터 연결입니다.

씨. 단일 지점 접지

서로 다른 전원의 참조 레이어가 함께 연결될 때 단일 지점 접지가 보장되어야 합니다. 예시된 디지털 아날로그 혼합 회로에서 회로 기판은 디지털 부분과 아날로그 부분으로 분류되며, 디지털 접지와 아날로그 접지는 모두 적어도 두 개의 연결 지점을 가지므로 노이즈 신호가 두 개의 연결 지점을 통해 두 개의 기준 레이어 사이에 순환을 형성할 수 있습니다. "그라운드 루프"라고 합니다. 접지 루프는 소음, EMI, 에너지 소비 및 방열 문제로 이어집니다. 접지 루프 문제에 대한 쉬운 해결책이 있습니다. 참조 레이어 간에 연결 지점이 하나만 있는 한 루프를 형성할 수 없습니다.

로컬 그라운드 레이어

이미지 평면의 일부로 로컬 접지 레이어는 내부 접지 레이어와 직접 연결된 PCB의 상단 표면에 구리 클래드를 나타냅니다. 주요 기능은 일부 주요 칩(예:발진기) 내부에서 생성된 RF 자속을 캡처하거나 전력 소비에 사용하는 것입니다.

우수한 성능을 얻으려면 발진기, 수정 및 클록 지지대가 독립적인 로컬 접지 레이어에 조립되어야 합니다. 이유는 다음과 같습니다.
1). 오실레이터가 금속 클래드에 패키징되면 금속 클래드 내부에서 발생하는 RF 전류가 너무 커서 접지 핀이 낮은 에너지 소비 방식으로 큰 전류를 접지로 유도하지 못할 수 있습니다. 결과적으로 이 금속 클래드가 유니폴라 안테나가 됩니다.
2). PCB에 오실레이터를 배치할 때 표면 실장 조립 기술을 사용하면 일반적으로 플라스틱 재료가 SMT 패키징에 사용되기 때문에 위에서 언급한 문제가 더 악화되어 접지점으로 이어지는 RF 전류를 차단합니다. 마지막으로 패키징 내부에서 생성된 RF 전류는 여유 공간으로 방사되어 다른 구성 요소와 분리됩니다.
3). 일반 발진기는 구성 요소에 속하는 클록 버퍼링을 초고속 및 빠른 에지 레이트로 구동할 수 있어 많은 양의 RF 전류를 생성하여 전류 기능 장애로 이어질 수 있습니다.

발진기 및 클록 회로에 국부 접지층이 조립되면 이미지 플레인이 제공되어 발진기 및 해당 회로 내부에서 발생하는 RF 에너지를 포착하여 RF 방사를 감소시킬 수 있습니다.

20-H 규칙

경험적 법칙으로 20-H 규칙은 고밀도의 다층 PCB에서 회로 기판에 의해 자유 공간으로 방사되는 전자기 에너지를 줄이기 위해 전력층의 크기가 H가 있는 접지층보다 20H 작아야 한다고 설명합니다. 두 레이어 사이의 거리를 나타냅니다. 그림 4에서 왼쪽 부분은 특별한 설계가 없는 전원/접지층을 나타내며, 주변 회로의 기능에 영향을 미칠 정도로 에지 방사가 너무 강합니다. 오른쪽 부분은 X-H만큼 power surface size를 줄임으로써 RF 방사 상황을 나타냅니다. 그라운드 레이어는 많은 자력선을 끌어당기고 RF 방사 에너지가 감소함을 알 수 있습니다. 실험 결과에 따르면 RF 방사력은 10-H에서 감소하기 시작합니다. 20-H의 경우 접지는 자기 흐름의 70%를 끌어들일 수 있습니다. 100-H의 경우 자기력이 98% 감소할 수 있습니다.

당연히 20-H는 모든 PCB 구조에 완벽하지 않습니다. 20-H의 효율은 동작 주파수, 전원/접지 레이어의 물리적 크기 및 이들 사이의 거리에 따라 달라지며, 이 중 후자의 두 요소가 PCB 보드의 SRF(자체 공진 주파수)를 결정합니다. 연구에 따르면 PCB가 모든 SRF에서 작동할 때 20-H가 작동하지 않고 접지도 복사 에너지를 끌어들이는 데 실패합니다. 설상가상으로 많은 방사선 에너지가 대신 생성됩니다. 따라서 실제 고속 회로에서는 20-H 규칙을 선택할지 여부를 결정할 때 특정 상황을 고려해야 합니다.

유용한 리소스
• 고속 레이아웃 팁
• EMI의 영향을 줄이는 고속 PCB 라우팅 기술
• 고속 PCB 설계에 대한 오해와 전략
• 차동 아이소메트릭 고속 PCB 설계의 처리 및 시뮬레이션 검증
• PCBCart의 전체 기능 PCB 제조 서비스 - 다양한 부가 가치 옵션
• PCBCart의 고급 PCB 조립 서비스 - 1개부터 시작