고속 PCB 레이아웃에서 신호 반사 억제 방법

다가오는 전자 과학 기술의 발전과 함께 IC 칩으로 구성된 전자 시스템은 대규모, 소형 및 고속으로 빠르게 발전하고 있습니다. 동시에, 전자 시스템의 부피가 작아지면 회로의 라우팅 밀도가 커지는 반면 신호 주파수는 지속적으로 상승하고 신호의 에지 턴오버 시간은 짧아지는 문제도 함께 나타난다. 신호의 상호 연결 지연이 신호 전환 시간보다 10% 더 크면 보드의 신호 리드가 전송 라인의 효과를 표시하여 신호 반사 및 누화와 같은 일련의 문제가 점점 더 돌출하게 됩니다. 고속 문제의 도래는 하드웨어 설계에 더 큰 도전을 가져오고, 논리의 관점에서 옳다고 여겨지는 일부 설계가 부적절하게 처리되지 않으면 전체 설계가 실패하게 된다. 따라서 고속 회로의 문제를 어떻게 해결하느냐가 시스템의 성패를 좌우하는 필수 요소 중 하나가 되었습니다.

반성의 원리와 그 영향

• 성찰의 원칙

반사의 직접적인 이유는 터미널에서 신호 에너지의 불완전한 흡수로 이어지는 전송 라인 임피던스의 비호환성에 있습니다. 반사 문제는 단일 네트워크의 신호 경로 및 반환 경로의 물리적 특성과 관련된 단일 네트워크의 신호 품질을 반영합니다. 일반적으로 PCB 라우팅의 물리적 특성은 주로 라우팅 재료, 라우팅 너비, 라우팅 두께, 다른 라우팅 평면과 평면 사이의 거리 및 인접 재료의 유전 상수를 포함하여 전송 라인에 큰 영향을 미칩니다. 신호가 단일 네트워크를 통해 전송될 때 상호 연결 라인의 일시적인 임피던스 변화가 생성됩니다. 신호가 느끼는 상호 연결 임피던스가 변하지 않으면 비왜곡이 유지됩니다. 신호가 느끼는 상호 연결 임피던스가 계속 변경되면 변경 지점에서 반사가 발생하여 왜곡이 발생합니다. 반사 신호는 신호의 방출 끝으로 다시 전송되고 에너지 축소로 줄어들 때까지 다시 반사됩니다. 마지막으로 신호의 전압과 전류가 안정됩니다.

• 반사 계산

신호가 전송 라인을 따라 앞으로 전송되면 과도 임피던스는 언제든지 느껴집니다. 신호가 느끼는 임피던스가 일정하면 정상적으로 순방향으로 전송됩니다. 펠트 임피던스가 변경되는 한, 원인이 무엇이든 항상 반사가 발생합니다. 반사량을 측정하는 주요 지표는 반사 전압과 원래 신호 전압 간의 비율을 나타내는 반사 계수입니다. 반사 계수는 공식에 따라 정의할 수 있습니다. .

이 공식에서 Z₁ Z₀ 동안 변경 후 임피던스를 나타냅니다. 변경 전 임피던스. PCB 라우팅의 특성 임피던스가 50Ω이라고 가정합니다. 전송과정에서 150Ω의 저항을 만나면 반사계수는 (150-50)/(150+50)=1/2이 된다. 이상적인 순수 저항으로 저항). 이 결과는 원래 신호의 에너지의 절반이 소스 터미널로 다시 전송됨을 나타냅니다. 전송 신호의 전압이 5V이면 반사 전압은 2.5V입니다.

• 성찰의 영향

1). 반사로 인한 신호 왜곡

리드가 올바르게 종단되지 않으면 구동단의 신호 펄스가 수신단에서 반사됩니다. 반사된 신호가 매우 강하면 스택 파형이 논리 조건을 변경하여 예상치 못한 효과를 일으켜 신호 윤곽선 왜곡을 일으킬 수 있습니다. 왜곡이 너무 명백해지면 설계 실패로 인해 수많은 오류가 발생할 수 있습니다. 한편, 왜곡이 있는 신호는 노이즈에 대한 민감도가 높아 설계 실패의 원인이 됩니다.

2). 반사로 인한 오버슈팅 및 언더슈팅

오버슈팅은 첫 번째 피크 값 또는 밸리 값이 전압을 초과한다는 사실을 나타냅니다. 상승 에지에서는 첫 번째 피크 값이 가장 높은 전압을 초과한다는 사실을 나타내고, 하강 에지에서는 첫 번째 밸리 값이 가장 낮은 전압을 초과한다는 사실을 나타냅니다. 과도한 오버슈팅은 보호 다이오드를 파괴하여 조기 고장으로 이어질 수 있습니다. 언더슈팅은 다음 밸리 값 또는 피크 값이 잘못된 클록 신호를 생성하여 시스템의 잘못된 읽기 및 쓰기 작동으로 이어질 수 있다는 사실을 나타냅니다.

삼). 진동

진동은 반사로 인한 증상이기도 합니다. 오버슈팅과 같은 속성으로 오버슈팅과 언더슈팅을 반복하는 것을 클록 서클 내에서 진동이라고 합니다. 반사에서 발생하는 여분의 에너지가 회로에서 시간에 따라 흡수되지 않는 결과입니다.

반사 억제 방법

반사를 일으키는 주요 요소는 라우팅의 기하학적 모양(폭, 길이, 회전 각도), 동일한 네트워크 라우팅 평면의 변환, 커넥터를 통한 전송, 전원과 접지 간의 불연속성, 잘못된 토폴로지 구조 및 네트워크 끝의 비호환성입니다. 주요 억제 방법은 다음 부분에서 소개됩니다.

• 시스템 주파수 에스컬레이션

신호 에지의 변환 속도는 신호와 전송 라인 간의 연결 이전에 전송 라인의 반사가 안정적인 상태에 도달하도록 가능한 상황에서 감소됩니다. 한편으로는 설계 규정을 충족해야 합니다. 반면에 느린 속도의 구성 요소는 서로 다른 유형의 신호가 혼합되지 않도록 선택해야 합니다.

• 신호 처리 최적화

시간 순서에 대한 엄격한 요구 사항으로 인해 고속 문제를 일으킬 수 있는 구성 요소 및 노드를 미리 결정해야 합니다. 구성 요소 레이아웃 및 라우팅과 관련된 모든 종류의 요구 사항을 조정해야 하며 신호 무결성의 설계 지수가 최종적으로 제어됩니다. 주요 처리 방법은 다음과 같습니다.
1). 쓰루홀의 기생 파라미터를 줄이기 위해 비교적 얇은 PCB 기판을 적용했다.
2). 레이어의 수는 적절하게 배열되어야 합니다. 중간 레이어를 최대한 활용하여 인접 접지를 더 잘 구현하기 위해 차폐를 설정해야 합니다. 그러면 기생 인덕턴스를 효과적으로 줄이고 신호의 전송 길이를 단축하며 신호 간의 누화를 크게 확대할 수 있습니다.
3). PCB 상의 신호선의 기하학적 모양은 권선을 줄이고 임피던스 불연속점을 최소화하여 제어해야 합니다. 특히 고주파 회로의 라우팅은 완전한 직선을 적용해야 합니다. 회전이 필요한 경우 파선 또는 45°의 호를 적용할 수 있으며, 이는 고주파 신호의 외부 복사 및 고주파 신호 간의 결합을 감소시킵니다.
4). 중요한 신호 라인의 라우팅은 불필요한 관통 구멍을 줄이기 위해 동일한 평면에 배열되어야 합니다.
5). 신호 라인에 대해 낮은 임피던스의 리플로 경로를 제공하려면 평면 무결성이 보장되어야 합니다. 이는 전원 공급 시스템과 관련된 신호 무결성 문제를 줄이거나 제거하기 위해 공통 모드 임피던스 결합 및 공통 모드 스위치 노이즈를 줄이는 것을 목표로 합니다.
6). 올바른 라우팅 토폴로지 구조의 적용.

라우팅의 토폴로지 구조는 신호 라인의 라우팅 순서와 구조를 나타냅니다. 실제 회로에서는 단일 구동 소스가 여러 부하를 구동하고 구동 소스와 부하가 구조의 토폴로지를 따르는 상황이 항상 있습니다. 다른 토폴로지 구조는 분명히 신호에 다른 영향을 미칩니다. 일반적으로 PCB 라우팅에는 두 가지 기본 토폴로지 구조, 즉 데이지 체인 및 시작 모양 토폴로지가 적용되며 아래 그림 1과 같습니다.

ㅏ. 데이지 체인

라우팅은 구동 터미널에서 시작하여 각 수신 터미널에 순차적으로 도착합니다. 신호 특성을 변경하기 위해 직렬 저항을 적용할 경우 직렬 저항의 위치는 구동 단자에 가깝게 위치해야 합니다. 고조파 간섭 제어 측면에서 데이지 체인은 최고의 라우팅 효과를 제공합니다. 그러나 이러한 유형의 라우팅은 100% 미만의 가장 낮은 라우팅 가능성을 특징으로 합니다. 실용적인 디자인에서 데이지 체인의 분기 길이는 가능한 한 짧아야 합니다. 이 토폴로지 구조의 라우팅 공간은 작고 종단과의 호환성을 위해 단일 저항을 적용할 수 있습니다. 또한, 이러한 유형의 라우팅 구조는 신호 수신을 서로 다른 신호 수신 터미널에서 동기화하지 않게 만듭니다.

비. 별 모양의 토폴로지

이러한 라우팅 방식은 클럭 신호의 비동기화를 효과적으로 방지할 수 있지만 분기별로 종단 저항이 필요하다는 단점이 있습니다. 종단 저항의 저항 값은 인라인 특성 임피던스와 호환되어야 합니다. 수신단에서 서로 다른 신호가 동시에 요구되는 시스템의 경우 별 모양 토폴로지가 가장 적합합니다.

• 종료 방법

신호 전송 경로의 특성 임피던스는 일정하게 유지되어야 합니다. 즉, 반사 계수가 0이므로 전송 경로에 반사가 없습니다. 이러한 상황을 임피던스 호환성이라고 합니다. 이때 신호는 아이디어 접지를 단말로 전송합니다. 일반적으로 전송선 길이는 조건과 호환되어야 합니다. .

이 방정식에서 L은 전송 라인의 길이를 나타냅니다. t_r 소스 단자 신호의 상승 시간을 나타냅니다. t_pd1 전송선로의 단위길이당 부하전송지연을 말한다. 반사가 원거리 단말에 도달하기 전에 통합 레벨 전송이 발생하는 경우 단말 매칭 기술이 적용되어야 한다. 전송 라인의 단자 연결 원리는 다음과 같습니다. 부하 반사 계수 또는 소스 반사 계수가 0이면 반사가 제거됩니다. 일반적으로 두 가지 전략이 적용됩니다. 즉, 소스 임피던스를 전송선 임피던스와 호환되도록 만드는 것, 즉 소스 종단으로 만드는 반면 부하 임피던스를 전송선 임피던스와 호환되도록 만드는 것, 즉 종단 종단입니다.

1). 소스 종료

소스 종단은 주로 소스 종단에 인접한 위치의 전송 라인에 직렬 저항을 연결하여 구현되는 직렬 종단 방법입니다. 직렬저항과 구동단자의 저항값의 합은 전송선로의 저항값과 같아야 합니다. 직렬 종단의 원리는 부하 단자에서 반사된 전압을 제거하는 것이 그림 2와 같이 전송 라인의 두 번째 반사를 중지하는 것입니다.

2). 종료 종료

종단 종단의 주요 원리는 임피던스 매칭을 구현하기 위해 인접한 부하 단자에 풀업 또는 풀다운 저항을 추가하는 것입니다. 종단 종단은 일반적으로 그림 3과 같이 단일 저항 병렬 종단, RC 종단, Thevenin 종단 및 쇼트키 다이오드 종단으로 나눌 수 있습니다.

단일 저항 병렬 종단의 저항 값은 전송 라인의 임피던스와 같습니다. Venin 종단의 두 저항 값은 다음 공식을 따라야 합니다. Z₀ =R₁ R₂ /(R₁ +R₂ ). RC 종단의 커패시턴스 값은 다음 공식을 따릅니다. C=3T/Z₀ 여기서 T는 신호의 상승 시간을 나타내는 반면 Z₀ 전송 라인의 임피던스를 나타냅니다.

시스템 설계의 관점에서 병렬 터미네이션은 다른 세 가지 터미네이션 방식에 비해 노이즈, EMI 및 RFI를 가장 낮출 수 있으므로 먼저 선택해야 합니다. 실제 상황에 따라 적절한 종료 방법을 선택하고 필요한 경우 시뮬레이션 설계를 구현해야 합니다.

결론

고속 PCB 설계에서 성공적인 전제 조건에는 합리적인 레이아웃 및 라우팅, 불필요한 턴 및 스루 비아 방지, 임피던스 연속성, 통합 신호 참조 평면 및 우수한 접지가 포함됩니다. 설계 및 신호 무결성을 최적화하고 더 높은 전자기 호환성을 얻으려면 설계 시뮬레이션 검증을 구현해야 합니다. 설계자가 설계 결함을 적시에 처리하고 PCB 설계의 단점을 보완하는 데 도움이 됩니다.

유용한 리소스
• 고속 레이아웃 팁
• 신호 무결성 및 솔루션에 대한 고속 PCB 설계 과제
• 고속 디지털-아날로그 혼합 회로에 대한 신호 무결성 분석 및 PCB 설계
• PCBCart의 전체 기능 PCB 제조 서비스 - 다양한 부가 가치 옵션
• PCBCart의 고급 PCB 조립 서비스 - 1개부터 시작