대부분의 PCB 설계는 검증된 올바른 회로도를 가지고 시작합니다. 그런 다음 회로도 설계를 최종 PCB로 변환하는 힘든 작업을 수행해야 합니다. 원본 회로 설계가 신중하게 수행되었더라도 PCB가 작동하지 않는 경우가 빈번합니다. 심지어 시뮬레이션으로 회로도가 검증되었더라도, 시뮬레이션이 PCB 레이아웃의 구체적인 사항이 설계 구현에 예상치 못한 오류 소스를 삽입할 수 있다는 점을 고려하지 못하기 때문입니다. 이는 최신 고속 부품과 관련된 더 높은 클록 속도를 설계에 사용할 때 특히 그렇습니다. 또한 장치 간 데이터 전송 속도도 지속적으로 증가하고 있으며 동일한 유형의 오류 소스에 노출되어 있습니다. 이러한 속도 증가는 PCB 레이아웃에 내재된 작은 정전용량과 인덕턴스 값이 PCB 설계 구현을 실패하게 만듭니다.
PCB가 기능적이도록 보장하는 것 외에도, 설계의 복사 노이즈 내성과 복사 노이즈 기여도에 대한 추가 요구사항은 최종 설계 승인을 받는 데 매우 중요합니다. 따라서 고속 신호를 포함하는 다음 PCB 애플리케이션을 개발할 때 전자파 간섭 문제를 완화하는 데 각별한 주의를 기울여야 합니다.
고속 신호의 예로는 클럭 신호와 고속 통신 포트가 있습니다. 몇 가지 간단한 규칙으로 다음 설계의 신호 무결성과 전자파 간섭 수준을 개선할 수 있습니다. 복잡한 수학적 모델이나 복잡하고 비싼 시뮬레이션 도구가 필요 없습니다. 이 글에서는 고속 신호를 사용한 다음 설계의 성공을 보장하기 위해 따를 수 있는 여러 간단한 규칙을 제시합니다.
이 섹션에서는 고속 레이아웃 오류 소스와 관련 개념을 논의하고, 다음 섹션에서 이러한 오류 소스를 완화하기 위한 일반 규칙을 제공합니다.
전자파 간섭은 장치 작동을 방해하는 무선 주파수 노이즈입니다. 반면 전자파 적합성은 장치가 방출하는 전자파 간섭 수준을 제한하는 것을 의미합니다. 모든 장치는 어느 정도의 전자파 간섭을 방출하며 동시에 일정량의 전자파 간섭을 흡수합니다. PCB 설계자의 목표는 두 양을 모두 합리적인 수준으로 줄이는 것입니다. 또한 장치가 방출하도록 허용된 EMI 수준에 대해 확립된 FCC와 CISPR 표준이 있다는 점도 주목할 만합니다.
마이크로프로세서와 통신 포트를 구동하는 데 흔히 사용되는 클럭 신호는 완벽한 구형파여야 하지만 실제로는 그렇지 않습니다. 실제로는 명목상 클럭 주파수와 클럭 주파수 위의 고조파 주파수 신호들의 조합입니다. 따라서 설계에 사용된 클럭 주파수와 명목상 클럭 주파수 위의 고조파 모두에서 EMI를 고려해야 합니다.
더 높은 주파수에서는 PCB 보드 레벨에서도 전송 라인 효과가 작용하기 시작합니다. 신호 라인의 주파수가 관련 PCB 트레이스 차원에서 파장을 가지게 될 때마다, 임피던스 불일치로 인한 반사를 방지하기 위해 트레이스의 특성 임피던스를 고려해야 합니다. 가장 일반적인 의미에서 PCB 설계자는 해당 트레이스를 연결하는 트랜시버의 임피던스와 트레이스 임피던스를 매칭하는 데 시간을 들여야 합니다. 정의된 폭의 트레이스가 전원 플레인 위에 있는 마이크로스트립(microstrip)이나 두 전원 플레인 사이에 있는 스트립라인(stripline)을 사용하는 것이 PCB 레벨 전송 라인 임피던스를 제어하는 일반적인 방법입니다.
트랜시버가 고임피던스 입력을 갖는 경우도 흔합니다. 이 경우 연결 트레이스는 연결된 전송 라인의 특성 임피던스와 매칭되도록 종단되어야 합니다. 여러 일반적인 종단 기법이 있지만, 이 글의 범위를 벗어나므로 독자가 직접 조사하시기 바랍니다.
두 트레이스가 서로 인접해 있으면 유도적 및 용량적으로 결합되어(일반적으로 크로스토크라고 함) 하나가 다른 하나의 작동을 손상시킬 수 있습니다. 이러한 종류의 노이즈를 제거하는 가장 기본적인 방법은 트레이스를 더 먼 거리로 분리하는 것입니다. 크로스토크는 전원 플레인을 사용하여 크로스토크 수준을 억제함으로써 완화할 수도 있습니다.
통신 경로에서 노이즈를 다루는 또 다른 방법은 차동 신호를 사용하는 것입니다. 차동 신호는 전위가 동일하고 반대입니다. 따라서 두 트레이스가 장치 간 신호를 전달하며, 신호 값은 개별 트레이스의 절대 전위가 아닌 두 트레이스 전위 차이에 의해 결정됩니다. 이로 인해 차동 신호는 크로스토크에 면역이며 복사 노이즈에도 효과적으로 면역입니다.
고주파 레이아웃을 고려할 때 신호의 리턴 경로도 고려해야 합니다. DC 회로 작업 시 리턴 경로는 최저 저항 경로가 되지만, AC 신호를 고려할 때 리턴 경로는 최저 임피던스 경로가 됩니다. 결과적으로 고주파 신호의 리턴 경로는 해당 신호 트레이스 바로 옆에 있게 됩니다. 일반적으로 신호 트레이스가 그라운드 플레인 위로 라우팅되면 리턴 경로 차이가 문제가 되지 않지만, 신호 트레이스 아래 그라운드 플레인이 끊어지면 문제가 될 수 있습니다. 그 결과 신호 리턴 경로의 단절은 루프가 됩니다. 루프는 훨씬 더 효과적인 EMI 방사체이므로 피해야 하며, 설계의 EMC에 부정적 영향을 미칩니다.
고속 신호 노이즈 소스에 대한 간략한 논의를 마쳤으니 이제 더 구체적인 레이아웃 팁을 논의해 보겠습니다.
다음 고속 PCB 설계를 맡기 전에 먼저 설계의 전반적인 요구사항을 살펴봐야 합니다. 좋은 질문은 다음과 같습니다: 시스템에서 가장 높은 주파수는 무엇인가? 설계에 필요한 노이즈 억제 수준을 달성하기 위해 마이크로스트립이나 스트립라인을 사용해야 하는가? 설계에서 민감한 신호는 무엇인가? PCB 제조업체가 요구하는 최소 공차는 무엇인가? 설계의 기능 그룹 간 민감한 상호 연결이 있는가? 이러한 답을 가지고 보드 적층과 구성을 일반적으로 파악할 수 있습니다.
새 회로 설계에서 가장 기본적인 고려사항 중 하나는 PCB 적층입니다. 보호해야 할 민감한 신호가 없다면 표준 2층 PCB를 사용해도 괜찮을 수 있습니다. 신호를 스트립라인으로 라우팅해야 한다면 6층 적층을 사용해야 합니다. 4층 PCB도 좋은 중간 옵션이 될 수 있습니다.
또 다른 고려사항은 전원 플레인을 서로 매우 가깝게 배치하는 적층을 만들 수 있다면 설계에 소값 디커플링 커패시터 사용 필요성을 줄일 수 있다는 것입니다. 마지막으로 고속 신호의 소스와 싱크를 PCB上に 가깝게 배치할 수 있다면 해당 신호와 관련된 EMI와 EMC의 주요 부분을 제거할 수 있습니다.
고속 설계의 가장 기본적인 요구사항은 완전한 그라운드 플레인 구현입니다. 완전한 전원 플레인 포함도 큰 이점이 있지만, 이는 설계가 4층 이상 적층 기반이어야 함을 의미합니다. 또한 신호 트레이스를 전원 플레인 매우 가깝게 배치하는 것도 이점이 있으며, 이는 최종 설계에 사용될 적층에도 반영되어야 합니다.
전원 플레인 일부를 분할할 때, 고속 신호는 최저 임피던스 경로를 따르는 리턴 전류가 있다는 점을 기억해야 합니다(저항이 아님). 고속 신호 소스와 싱크 사이 리턴 경로를 끊지 않도록 주의하세요. 그라운드 플레인을 분할해야 한다면 이 단절 위로 신호 트레이스를 라우팅하지 않도록 하세요. 부득이하게 한다면 0옴 저항으로 신호 트레이스 옆에서 그라운드 플레인을 재연결하는 것을 고려하세요. 더 간결하게 말하면, 설계에서 가능한 한 균일하고 끊김 없는 그라운드와 전원 플레인을 사용하세요.
디커플링 커패시터는 고주파 신호를 위한 저임피던스 그라운드와 전원 경로를 생성하는 데 중요합니다. 일반적으로 다양한 주파수 범위에서 고주파 노이즈를 억제하기 위해 여러 다른 커패시터 값이 필요합니다. 커패시터 배치 시 가장 낮은 값의 커패시터를 보호하려는 장치에 가장 가깝게 배치한 다음 점점 더 큰 값의 캡을 배치하세요. 또한 커패시터가 장치와 커패시터가 디커플링하는 전원 플레인 사이에 배치되도록 하세요. 이는 장치가 실제로 커패시터에 의해 디커플링되도록 보장합니다.
기타 일반 팁:
산업기술
임피던스 제어 기술은 고속 디지털 회로 설계에서 매우 중요하며, 고속 PCB 우수 성능 보장 위해 효과적 방법 채택 필수. PCB 상 고속 회로 전송선 임피던스 계산 및 제어 전송선 등가 모델 그림 1은 PCB 전송선 등가 효과: 직렬·병렬 저항, 커패시터, 인덕터 포함 구조(RLGC 모델). 직렬 저항 대표값 0.25~0.55Ω/ft, 병렬 저항 값 보통 매우 높음. PCB 전송선에 기생 저항·커패시턴스·인덕턴스 추가 시 전체 임피던스 = 특성 임피던스(Z₀). 선경 대·전원 그라운드 근접·유전율 높을 때 Z₀ 값 상대적
광경화성 수지 적층 조형(SLA)은 광원을 사용해 광경화성 액체 레진을 고체 형태로 경화시키는 적층 제조 공정입니다. SLA는 매끄러운 표면 마감과 우수한 설계 특징 해상도를 가진 높은 정확도의 등방성 부품을 제작할 수 있어 복잡한 프로토타입, 마스터 패턴, 축소 모형 제작에 이상적입니다. 하지만 대부분의 제조 공정과 마찬가지로 부품의 품질과 생존 가능성은 관련된 변수를 최대한 제어하는 데 달려 있습니다. 예를 들어 달성 가능한 디테일 수준은 광원 크기와 레진의 소재 특성 같은 요인에 따라 달라집니다. 다음 6가지 SLA 설계 가이
