고속 PCB 전원 마스터하기: 임피던스 분석 및 제거로 신뢰성 있는 성능 확보

PCB 설계 복잡도가 증가함에 따라 안정적이고 신뢰할 수 있는 전원 공급이 고속 PCB 설계 연구의 새로운 트렌드가 되었습니다. 특히 스위칭 소자 수가 지속적으로 증가하고 Vcore가 끊임없이 감소함에 따라 전원 변동이 시스템에 치명적인 영향을 미칠 수 있습니다. 따라서 고속 PCB 설계에서 전원 시스템의 안정성을 유지하는 것이 핵심 포인트가 되었습니다.

그러나 전원 시스템 임피던스의 존재로 인해 부하 과도 전류가 전원 시스템 임피던스에서 상대적으로 큰 전압 강하를 발생시켜 시스템 불안정을 초래합니다. 처음부터 끝까지 각 부품에 정상적인 전원이 공급되도록 보장하기 위해서는 전원 시스템의 임피던스를 제어해야 하며, 이는 임피던스를 가능한 한 낮추는 것을 의미합니다.

디커플링 커패시터의 적용은 전원 시스템 임피던스를 억제하는 효과적인 방법입니다. 이 글에서는 디커플링 커패시터에 의한 전원 시스템 임피던스 억제 원인을 분석하고 디커플링 커패시터 선택 방법을 나열합니다. 또한 조파 분석을 기반으로 디커플링 커패시터 위치를 결정하여 전원 시스템 임피던스 억제를 극대화하는 방법을 주로 연구합니다.

임피던스 분석

전원과 그라운드는 큰 판 커패시터로 간주할 수 있으며, 그 용량은 C = kAr/d 공식으로 계산됩니다.

이 공식에서 k는 0.2249 inch, A는 두 평면 사이의 평행 면적, r은 매질의 유전율(일반적인 FR4 보드 재료의 경우 4.5), d는 전원과 그라운드 사이의 거리입니다. 2×1 inch 크기의 PCB를 예로 들면, 평행 면적 20mil의 전원-그라운드가 형성하는 커패시턴스는 약 0.2249×4.5×2×1/0.02 = 101.2pF입니다. 이 공식에 따르면 전원 시스템의 디커플링 커패시턴스가 매우 작아 해당 임피던스가 매우 크며, 일반적으로 수 옴 정도입니다. 따라서 전원 시스템 자체의 셀프 디커플링만으로는 임피던스를 낮추기에 전혀 부족합니다.

2.5D 레벨의 시뮬레이션 툴 SIWAVE를 사용하여 능동 소자의 임피던스 시뮬레이션을 수행했습니다. 전원-그라운드 네트워크 U41을 선택하여 0~1GHz 스윕 범위에서 XYZ 파라미터를 계산하여 그림 1과 같은 임피던스 곡선을 얻었습니다.

다이어그램에서 임피던스 곡선이 주파수 변화에 따라 변하며, 670MHz, 730MHz, 870MHz 변곡점에서 임피던스가 크게 변하는 것을 볼 수 있습니다.

억제 방법

• 디커플링 커패시터에 의한 임피던스 억제 이론 분석

전원 자체의 디커플링만으로는 임피던스를 낮출 수 없으므로 디커플링 커패시터를 적용하여 임피던스를 억제해야 합니다.

그림 2는 복합 전원 시스템 다이어그램이고, 그림 3은 이 전원 시스템의 등가 전원 모델을 나타냅니다.

이 회로는 V = Z×I 공식으로 표현할 수 있습니다. 포인트 A와 B 사이에서 부하 과도 전류가 큰 변화를 보이더라도 두 점 사이의 전압 변화는 매우 작아야 합니다. 공식에 따르면 임피던스(Z) 값이 충분히 작지 않으면 이 목적을 달성할 수 없습니다. 그림 3에서 디커플링 커패시터의 적용이 이 목적 달성에 도움이 되므로, 등가 관점에서 디커플링 커패시터가 전원 시스템 임피던스를 낮출 수 있음을 알 수 있습니다. 또한 회로 원리 관점에서도 동일한 결론을 얻을 수 있습니다. 커패시터는 교류 신호에 대해 낮은 임피던스를 가지므로, 커패시터의 참여는 전원 시스템의 교류 임피던스를 확실히 감소시킵니다.

• 디커플링 커패시터 정전용량 선택

이상적인 커패시터는 존재하지 않으며 항상 기생 파라미터를 가집니다. 커패시터의 고주파 성능에 가장 큰 영향을 미치는 것은 ESR(등가 직렬 저항)과 ESL(등가 직렬 인덕턴스)입니다. 그림 4는 기생 파라미터를 고려한 등가 모델을 보여줍니다.

커패시터는 직렬 공진 회로로도 볼 수 있으며, 직렬 공진 주파수는 f = 1/(2π√(LC)) 공식을 따릅니다. 저주파에서는 커패시턴스 특성을 나타내지만, 주파수가 상승하면 지속적으로 인덕턴스 특성을 나타냅니다. 즉, 주파수 증가에 따라 임피던스가 먼저 상승했다가 감소하며, 직렬 공진 주파수 f₀에서 최소 등가 임피던스 값이 나타납니다. 이때 용량성 리액턴스와 유도성 리액턴스가 정확히 상쇄되어 임피던스 값이 ESR과 동일해지며 커패시터의 최소 등가 저항을 나타냅니다. 커패시터 주파수 곡선은 그림 5와 같습니다.

따라서 커패시터 선택 과정에서 선택된 커패시터의 공진 주파수 포인트가 디커플링이 필요한 주파수 포인트와 인접하도록 해야 합니다. 가능하면 자기 공진 주파수 이전에 용량성 성능을 충분히 활용해야 합니다.

서로 다른 정전용량을 가진 커패시터들의 자기 공진 주파수는 아래 표와 같습니다.

일반적으로 디커플링 커패시터의 공진 특성을 활용하여 동일 유형 커패시터의 병렬 조합으로 최저 입력 임피던스를 얻습니다. 동일 유형 커패시터의 병렬 주파수 응답은 그림 6과 같습니다.

이 방법을 통해 등가 ESR과 ESL을 크게 줄일 수 있습니다. 동일한 정전용량을 가진 다중 커패시터(n개)를 병렬 연결하면 등가 커패시턴스 C는 nC가 되고, 등가 인덕턴스 L은 L/n, 등가 ESR은 R/n이 됩니다. 그러나 공진 주파수는 변하지 않습니다. 서로 다른 유형의 커패시터라도 자기 공진 주파수가 동일하므로 병렬 커패시터가 많을수록 용량성 및 유도성 영역에서 임피던스가 작아지며, 자기 공진 주파수 포인트는 변하지 않습니다.

결론적으로, 디커플링 커패시터 선택 시 디커플링 주파수를 디커플링의 자기 공진 주파수 포인트로 간주하여 해당 커패시터를 선택해야 합니다. 또한 동일한 정전용량의 다중 커패시터 병렬 적용은 디커플링 용량을 향상시키고 임피던스를 감소시킬 수 있습니다.

• 디커플링 커패시터 위치 결정

디커플링 커패시터를 선택한 후에는 그 위치를 고려해야 합니다. 전원-그라운드 평면은 다중 인덕터와 커패시터로 구성된 네트워크 또는 공진 캐비티로 간주할 수 있습니다. 특정 주파수에서 인덕터와 커패시터에 공진이 발생하여 전원 시스템 임피던스에 영향을 미칩니다. 주파수 증가에 따라 임피던스는 지속적으로 변하며, 특히 병렬 공진이 현저할 때 임피던스가 크게 상승합니다. 따라서 PCB의 조파 분석과 결합하여 디커플링 커패시터의 구체적 위치를 결정해야 합니다.

SIWAVE 시뮬레이션 툴의 공진 분석 기능을 적용하여 저항, 커패시턴스, 인덕턴스 등 등가 파라미터를 도출합니다. 또한 PCB 공진 분석을 수행하여 다양한 주파수 포인트에서의 공진 모드를 얻습니다(그림 7 참조).

그림 1과 결합하여 관찰하면, 임피던스가 상대적으로 큰 여러 주파수 포인트가 공진이 발생하는 주파수 포인트와 호환됩니다. 따라서 공진 분석 결과를 바탕으로 공진이 심각한 영역에 적절한 정전용량의 디커플링 커패시터를 배치하여 임피던스를 낮춰야 합니다.

673MHz 주파수 포인트를 예로 들면, 디커플링 커패시터를 병렬로 배치하여 공진이 사라지고 해당 임피던스가 억제됩니다(그림 8 참조).

PCB 공진 분석을 바탕으로 공진이 발생하는 해당 위치를 결정하고, 적절한 크기의 커패시터를 병렬로 배치하여 임피던스를 억제합니다.

참고 자료
• PCB 특성 임피던스에 영향을 미치는 요소와 해결책
• 고속 디지털 회로 PCB 설계의 임피던스 제어
• 플렉스-리지드 PCB 임피던스 설계 고려사항
• PCB 설계에서 비아 임피던스 제어와 신호 무결성에 미치는 영향
• PCBCart의 풀 피처 PCB 제조 서비스 - 다양한 부가 가치 옵션
• PCBCart의 고급 PCB 조립 서비스 - 1개부터 시작