Cadence, 10억 게이트 SoC 검증을 위한 고속 에뮬레이션 및 프로토타이핑 솔루션 공개

Cadence Design Systems가 오늘 최신 에뮬레이션 및 프로토타이핑 플랫폼을 소개했습니다. 10억 게이트 SoC 설계에 대해 가장 빠르고 최고 성능의 프리실리콘 하드웨어 디버깅과 소프트웨어 검증을 약속합니다.

통합 컴파일러 인터페이스와 공통 디버그 및 테스트벤치 인터페이스를 통해 새로운 Palladium Z2 엔터프라이즈 에뮬레이션과 Protium X2 엔터프라이즈 프로토타이핑 시스템은 전작 대비 2배 용량과 1.5배 성능을 제공합니다. 혁신적인 모듈식 컴파일 기술은 Palladium Z2에서 100억 게이트를 10시간 미만, Protium X2에서 24시간 미만으로 처리할 수 있습니다.

Palladium Z2/Protium X2 조합의 핵심은 통합 컴파일러 인터페이스입니다: Palladium용으로 컴파일된 설계는 Protium에서 컴파일되어 실행됩니다. 원활하게 통합된 흐름, 통합 디버그, 공유 가상 및 물리적 인터페이스, 공통 테스트벤치 콘텐츠로 에뮬레이션에서 프로토타이핑으로의 빠른 마이그레이션이 가능합니다. 확장 가능한 용량은 모바일, 소비자, 하이퍼스케일 컴퓨팅 설계의 요구를 충족합니다.

Cadence의 Paul Cunningham 시스템 및 검증 그룹 수석 부사장 겸 총괄 매니저는 "첨단 SoC 설계의 프리실리콘 검증에는 멀티-십억 게이트 용량을 제공하면서 최고 성능과 빠르고 예측 가능한 디버그를 제공하는 솔루션이 필요합니다. 우리의 새로운 다이나믹 듀오는 두 개의 긴밀하게 통합된 시스템으로 이 요구사항을 충족합니다: 빠른 예측 가능한 하드웨어 디버그에 최적화된 Palladium Z2 에뮬레이션과 최고 성능 멀티-십억 게이트 소프트웨어 검증에 최적화된 Protium X2 프로토타이핑. 강한 고객 관심에 고무되어 있으며, 그들과 협력하여 이 새로운 시스템을 활용해 설계에서 최고 검증 처리량을 달성하길 기대합니다."라고 말했습니다.

초기 고객들은 공통 프론트엔드 검증 처리량의 이점을 강조했습니다. Nvidia의 하드웨어 엔지니어링 수석 디렉터 Narendra Konda는 "우리의 하이엔드 그래픽 및 하이퍼스케일 설계 복잡성은 매 세대 증가하는 반면 타임투마켓 일정은 타이트해지고 있습니다. Cadence Palladium Z2와 Protium X2 시스템의 공통 프론트엔드 흐름을 사용하여 검증, 검증, 프리실리콘 소프트웨어 가져오기 간 워크로드 분배를 최적화하고 있습니다. 2배 사용 가능 용량, 50% 더 높은 처리량, 더 빠른 모듈식 컴파일러 턴어라운드로 가장 정교한 GPU와 SoC 설계를 종합적이고 일정에 맞춰 검증할 수 있습니다."라고 말했습니다.

한편 Arm의 설계 서비스 수석 디렉터 Tran Nguyen은 "최고 수준의 에뮬레이션은 우리의 성공에 핵심이며, Arm은 Arm 기반 서버에서 시뮬레이션과 함께 에뮬레이션을 광범위하게 사용하여 최고 검증 처리량을 달성합니다. 새로운 Cadence Palladium Z2 시스템으로 최신 설계에서 성능 50% 향상과 용량 2배 개선을 보았으며, 차세대 IP와 제품 검증에 필요한 강력한 프리실리콘 역량을 제공합니다."라고 말했습니다.

전작과 마찬가지로 Palladium Z2와 Protium X2는 표준 랙 구성으로 제작되어 데이터 센터 내부에 설치되고 엔지니어의 책상에서 접근하도록 의도되었습니다. 둘 다 개별 설계가 실제로 요구하는 용량에 따라 많은 설계를 동시에 처리할 수 있습니다. 공유할 수 있는 세분성은 시스템 내 개별 칩 수준이며, 두 시스템 모두 각 개별 칩을 다른 설계에 병렬로 사용할 수 있도록 확장됩니다:

• Palladium Z2는 800만 게이트의 1개 칩에서 확장 가능하며 랙당 최대 144개 동시 작업을 처리할 수 있습니다. 또는 전체 랙을 단일 설계에 사용하는 경우 랙당 184억 게이트까지 확장 가능합니다. 그 이상으로 최대 12개 랙을 단일 설계에 사용하고 184억 게이트까지 모두 확장 가능합니다.
• Protium X2 풀 랙에는 60개 FPGA가 있으며 60개 작업을 병렬로 실행하는 고객이 있습니다. Protium X2의 단일 FPGA는 ~4천만 게이트를 보유하므로 이들은 작은 설계가 아닙니다. 전체 랙은 24억 게이트의 단일 설계에 사용될 수 있습니다. 또는 Palladium Z2처럼 큰 설계를 여러 랙에 걸쳐 추가로 확장할 수 있습니다.

Palladium Z2 에뮬레이션, Protium X2 프로토타이핑, Xcelium 로직 시뮬레이션, JasperGold 형식 검증 플랫폼, Cadence 스마트 검증 애플리케이션 스위트를 포함한 Cadence 검증 풀 플로우는 버그당 달러당 일 기준 최고 검증 처리량을 제공한다고 회사는 말합니다.