IBM과 삼성, 전력 소모 85% 줄인 초효율 반도체 설계 공개

IBM과 삼성전자가 오늘날 가장 첨단 칩 대비 전력 소모를 85% 줄일 수 있는 획기적인 반도체 설계를 발표했습니다.

이 혁신은 에너지 효율적인 암호화폐 채굴과 데이터 암호화부터, 한 번 충전으로 일주일 이상 지속되는 모바일 배터리까지 다양한 새로운 애플리케이션을 가능하게 한다고 양사는 밝혔습니다.

이 칩들은 해양 부표, 자율주행차, 우주선 등 다양한 환경에서 작동하는 사물인터넷(IoT) 및 엣지 디바이스에도 전력을 공급할 수 있으며, 에너지 소비를 대폭 줄여줍니다.

이 설계의 핵심은 수직 전계 효과 트랜지스터(VTFET)로, 칩 표면에 수직으로 배치되어 전류가 수평이 아닌 수직으로 흐르도록 합니다. 기존 칩에서는 트랜지스터가 평평하게 놓여 옆으로 전류를 흘립니다.

"VTFET 공정은 성능의 여러 장벽을 해결하고, 더 적은 낭비 에너지로 더 큰 전류 흐름을 가능케 함으로써 무어의 법칙을 연장합니다."라고 VTFET 아키텍트 겸 프로그램 매니저 브렌트 앤더슨과 VTFET 하드웨어 기술자 겸 수석 연구원 헤만트 자가나탄은 설명했습니다.

트랜지스터 게이트 길이, 스페이서 두께, 접점 크기의 물리적 제약을 완화함으로써 VTFET은 성능 또는 에너지 효율 중 원하는 쪽으로 최적화할 수 있다고 연구진은 말했습니다.

"무어의 법칙은 극복하기 어려워 보이는 장벽에 직면해 있습니다."라고 팀은 언급했습니다. "새로운 차원에 집중함으로써 VTFET 혁신은 고정된 면적 내 트랜지스터 집적 추세를 지속할 수 있는 경로를 제시합니다."

인텔 또한 무어의 법칙을 유지하기 위한 전략으로 수직 칩 적층 탐색 계획을 발표한 바 있습니다.

정기적인 인사이트를 위해 Network World 뉴스레터를 구독하세요.