2D 반도체 트랜지스터 대규모 3D 집적으로 무어 법칙 가속화

전자 및 센서 인사이더

펜실베이니아 주립대 연구진이 2D 반도체로 만든 2D 트랜지스터를 사용해 수만 개 소자 특성화로 대규모 반도체 3D 집적을 시연했습니다. 이로써 전자 기기가 더 스마트하고 다재다능해질 수 있습니다. (이미지: 엘리자베스 플로레스-고메즈 머레이/재료연구소. 판권 소유)

무어 법칙의 한계와 3D 집적 돌파구

전자 장치의 기본 스케일링 원칙인 무어 법칙은 칩 위 트랜지스터 수가 2년마다 두 배가 돼 컴퓨팅 파워가 증가할 것이라 예측하지만, 한계가 존재합니다.

오늘날 가장 첨단 칩은 손톱만 한 공간에 거의 500억 개 트랜지스터를 집적합니다. 그 좁은 영역에 더 많은 트랜지스터를 쑤셔 넣는 작업이 점점 더 어려워지고 있다고 펜실베이니아 주립대 연구진은 말합니다.

2024년 1월 10일 네이처(Nature) 저널에 발표된 연구에서 공학 과학 및 역학 부교수이자 연구 공동 교신저자인 삽타르시 다스(Saptarshi Das)와 팀은 해결책을 제안합니다: 2D 물질과의 매끄러운 3D 집적 구현.

반도체 업계에서 3D 집적 의미: 모어 무어 & 모어 댄 무어

반도체 세계에서 3D 집적은 반도체 소자 여러 층을 수직으로 쌓는 것을 의미합니다. 이 접근법은 실리콘 기반 트랜지스터를 컴퓨터 칩에 더 많이 집적하는 것('모어 무어')을 용이하게 할 뿐만 아니라, 2D 물질로 만든 트랜지스터를 스택 다양한 층에 통합해 다양한 기능을 통합하는 '모어 댄 무어' 개념도 가능하게 합니다.

단일체 3D 집적으로 최고 밀도 수직 연결 달성

연구에서 다스와 팀은 현재 기술 스케일링을 넘어 '모어 무어'와 '모어 댄 무어' 둘 다 달성 가능한 단일체 3D 집적의 실현 가능 경로를 시연했습니다. 단일체 3D 집적은 연구진이 아래 소자 위에 직접 각 소자를 만드는 제조 공정으로, 독립적으로 제조된 층을 쌓는 전통적 공정과 비교됩니다.

"단일체 3D 집적은 두 사전 패턴 칩 본딩에 의존하지 않으므로(두 칩 본딩 위해 마이크로범프 필요), 연결을 만들 공간이 더 많아 최고 밀도 수직 연결을 제공합니다."라고 공학 과학 및 역학 대학원 연구조교이자 연구 공동저자인 나잠 사킵(Najam Sakib)이 말했습니다.

실리콘 호환성 문제: 2D 물질이 저온 공정으로 해결

단일체 3D 집적은 상당한 도전에 직면해 있습니다. 다르시트 자야찬드란(Darsith Jayachandran)에 따르면 기존 실리콘 부품은 공정 온도에서 녹기 때문입니다.

"실리콘 기반 칩 후단 공정의 공정 온도 상한은 450°C입니다. 우리 단일체 3D 집적 접근법은 그 온도를 200°C 미만으로 크게 낮춥니다."라고 자야찬드란이 설명했습니다. 공정 온도 상한은 사전 제작 구조물 손상 전 허용 최대 온도입니다. "호환되지 않는 공정 온도 예산으로 실리콘 칩 단일체 3D 집적이 어렵지만, 2D 물질은 공정에 필요한 온도를 견딜 수 있습니다."

전이 금속 디칼코게나이드 2D 트랜지스터로 대규모 단일체 3D 집적 최초 달성

연구진은 기존 기술을 사용했지만, 전이 금속 디칼코게나이드라 불리는 2D 반도체로 만든 2D 트랜지스터를 사용해 이 규모에서 단일체 3D 집적을 성공적으로 달성한 최초 사례입니다.

수직 스택으로 소자 간 거리 단축해 에너지 효율적 컴퓨팅 구현

소자를 3D 집적으로 수직 스택할 수 있는 능력은 컴퓨터 칩 위 트랜지스터 같이 작은 것들에 놀라운 문제였던 '거리'를 해결해 더 에너지 효율적 컴퓨팅을 가능하게 했습니다.

"소자를 수직으로 서로 위에 쌓음으로써 소자 간 거리를 줄이고, 따라서 지연과 전력 소비도 줄입니다."라고 공학 과학 및 역학 대학원 연구조교이자 연구 공동 교신저자인 라훌 펜두르티(Rahul Pendurthi)가 말했습니다.

2D 물질 고유 특성으로 '모어 댄 무어' 실현: 센서, 배터리 관리 등

소자 간 거리 단축으로 '모어 무어' 달성. 2D 물질로 만든 트랜지스터 통합으로 '모어 댄 무어' 기준도 충족. 2D 물질은 빛 감도 등 독특한 전자적, 광학적 특성으로 센서로 이상적입니다. 연결된 장치와 엣지 장치(스마트폰, 무선 홈 날씨 스테이션 등 네트워크 '엣지'에서 데이터 수집)가 계속 증가함에 따라 유용합니다.

"'모어 댄 무어'는 기술 세계에서 컴퓨터 칩을 더 작고 빠르게 만드는 것뿐만 아니라 더 많은 기능으로 만드는 개념을 말합니다."라고 공학 과학 및 역학 대학원 연구조교이자 연구 공동저자인 무타심 울 카림 사다프(Muhtasim Ul Karim Sadaf)가 말했습니다. "전자 기기에 더 새롭고 유용한 기능(더 나은 센서, 개선된 배터리 관리, 기타 특수 기능)을 추가해 가젯을 더 스마트하고 다재다능하게 만드는 것입니다."

2D 소자 3D 집적 추가 이점: 우수한 캐리어 이동도, 초박막으로 더 많은 트랜지스터 적층

연구진에 따르면 2D 소자 3D 집적에는 여러 다른 이점도 있습니다. 하나는 우수한 캐리어 이동도로, 반도체 물질에서 전기 전하가 어떻게 운반되는지 나타냅니다. 또 하나는 초박막으로 연구진이 3D 집적 각 티어에 더 많은 트랜지스터를 넣고 더 많은 컴퓨팅 파워를 가능하게 합니다.

학계-산업 간극 메운 웨이퍼 스케일 3만 개 트랜지스터 특성화

대부분 학술 연구가 소규모 프로토타입인 반면, 이 연구는 수만 개 소자 특성화로 대규모 3D 집적을 시연했습니다. 다스에 따르면 이 성과는 학계와 산업 간극을 메우며, 산업이 펜실베이니아 주립대 2D 물질 전문성과 시설을 활용하는 미래 파트너십으로 이어질 수 있습니다. 스케일링 진전은 펜실베이니아 주립대 2차원 결정 컨소시엄(2DCC-MIP) 연구진이 개발한 고품질 웨이퍼 스케일 전이 금속 디칼코게나이드 가용성으로 가능했습니다. 이는 미국 국립과학재단(NSF) 재료 혁신 플랫폼이자 국가 사용자 시설입니다.

"이 혁신은 다시 한번 반도체 산업과 미국 경쟁력 기반으로서 재료 연구 필수적 역할을 입증합니다."라고 NSF 재료 혁신 플랫폼 프로그램 디렉터 찰스 잉(Charles Ying)이 말했습니다. "펜실베이니아 주립대 2차원 결정 컨소시엄의 수년간 2D 물질 품질과 크기 개선 노력이 전자공학에 혁신적일 수 있는 크기로 반도체 3D 집적 달성을 가능하게 했습니다."

펜실베이니아 주립대, 미국 반도체 산업과 파트너십으로 연구 선도 목표

다스에 따르면 이 기술 진전은 첫 단계일 뿐입니다.

"웨이퍼 스케일에서 엄청난 수 소자 시연 능력으로 이 연구를 반도체 산업이 인식할 수 있는 규모로 전환했음을 보였습니다."라고 다스가 말했습니다. "각 티어에 30,000개 트랜지스터를 넣었는데, 이는 기록적 수치일 수 있습니다. 이는 펜실베이니아 주립대를 이 연구 진전에 미국 반도체 산업과 파트너십을 맺고 일부 작업을 선도할 매우 독특한 위치에 둡니다."

출처