2D 반도체 트랜지스터의 대규모 3D 통합으로 무어의 법칙 가속화

전자 및 센서 내부자

Penn State 연구원들은 2D 반도체로 만든 2D 트랜지스터를 사용하여 수만 개의 장치를 특성화하여 전자 장치가 더 스마트하고 다용도로 사용될 수 있도록 대규모 반도체의 3D 통합을 시연했습니다. (이미지:Elizabeth Flores- Gomez Murray/재료 연구소. All Rights Reserved)

전자 장치의 기본 확장 원리인 무어의 법칙에 따르면 칩의 트랜지스터 수가 2년마다 두 배로 늘어나 더 많은 컴퓨팅 성능이 보장되지만 한계가 있습니다.

오늘날 가장 발전된 칩에는 썸네일보다 크지 않은 공간에 거의 500억 개의 트랜지스터가 들어 있습니다. Penn State 연구진에 따르면 제한된 공간에 더 많은 트랜지스터를 밀어넣는 작업이 점점 더 어려워지고 있습니다.

2024년 1월 10일 Nature 저널에 발표된 연구에서 , 공학 과학 및 역학 부교수이자 이번 연구의 공동 교신저자인 Saptarshi Das와 그의 팀은 2D 재료와 3D 통합을 원활하게 구현하는 해결책을 제안했습니다.

반도체 세계에서 3D 통합은 여러 층의 반도체 장치를 수직으로 쌓는 것을 의미합니다. 이러한 접근 방식은 일반적으로 "More Moore"라고 하는 컴퓨터 칩에 더 많은 실리콘 기반 트랜지스터를 패키징하는 것을 용이하게 할 뿐만 아니라 2D 재료로 만든 트랜지스터를 사용하여 스택의 다양한 레이어 내에 다양한 기능을 통합할 수 있게 해줍니다. 이 개념은 "More than Moore"로 알려져 있습니다.

연구에 요약된 작업을 통해 Saptarshi와 팀은 모놀리식 3D 통합을 통해 더 많은 무어와 더 많은 무어를 모두 달성하기 위해 현재 기술을 확장하는 것 이상의 실행 가능한 경로를 보여줍니다. 모놀리식 3D 통합은 독립적으로 제작된 레이어를 적층하는 기존 프로세스와 비교하여 연구자들이 아래 장치에서 각 장치를 직접 만드는 제조 프로세스입니다.

"모놀리식 3D 통합은 두 개의 미리 패턴화된 칩을 결합하는 방식(두 개의 칩을 서로 결합할 때 마이크로범프가 필요함)에 의존하지 않기 때문에 최고 밀도의 수직 연결을 제공합니다. 따라서 연결을 만들 수 있는 공간이 더 많습니다."라고 해당 연구의 공동 저자이자 공학 과학 및 역학 대학원 연구 조교인 Najam Sakib이 말했습니다.

하지만 이번 연구의 공동 교신저자이자 엔지니어링 과학 및 역학 대학원 연구 조교인 Darsith Jayachandran에 따르면, 모놀리식 3D 통합은 상당한 과제에 직면해 있습니다. 왜냐하면 기존의 실리콘 부품은 처리 온도에서 녹기 때문입니다.

"한 가지 과제는 실리콘 기반 칩의 백엔드 통합을 위한 프로세스 온도 상한선이 450°C라는 것입니다. 우리의 모놀리식 3D 통합 접근 방식은 해당 온도를 200°C 미만으로 크게 낮춥니다"라고 Jayachandran은 말하면서 프로세스 온도 상한선은 조립식 구조물을 손상시키기 전에 허용되는 최대 온도라고 설명했습니다. "호환되지 않는 프로세스 온도 예산으로 인해 실리콘 칩과의 모놀리식 3D 통합이 어려워지지만 2D 재료는 프로세스에 필요한 온도를 견딜 수 있습니다."

연구원들은 접근 방식에 기존 기술을 사용했지만 전이 금속 디칼코게나이드라고 불리는 2D 반도체로 만든 2D 트랜지스터를 사용하여 이 규모에서 모놀리식 3D 통합을 성공적으로 달성한 최초의 사람입니다.

3D 통합으로 장치를 수직으로 쌓을 수 있는 기능은 컴퓨터 칩의 트랜지스터와 같은 작은 것들에 대한 놀라운 문제인 거리를 해결했기 때문에 더욱 에너지 효율적인 컴퓨팅을 가능하게 했습니다.

"장치를 서로 수직으로 쌓으면 장치 사이의 거리가 줄어들고 그에 따라 지연 시간과 전력 소비도 줄어듭니다."라고 연구의 공동 교신저자이자 엔지니어링 과학 및 역학 대학원 연구 조교인 Rahul Pendurthi가 말했습니다.

연구진은 장치 간 거리를 줄임으로써 'More Moore'를 달성했습니다. 2D 재료로 만든 트랜지스터를 통합함으로써 연구원들은 "무어 이상" 기준도 충족했습니다. 2D 재료는 빛에 대한 민감도를 포함하여 고유한 전자 및 광학 특성으로 알려져 있어 이러한 재료를 센서로 이상적으로 만듭니다. 연구원들은 네트워크 '에지'에서 데이터를 수집하는 스마트폰이나 무선 가정용 기상 관측소와 같은 연결된 장치와 에지 장치의 수가 계속 증가함에 따라 이는 유용하다고 말했습니다.

이번 연구의 공동저자이자 엔지니어링 과학 및 역학 대학원 연구 조교인 Muhtasim Ul Karim Sadaf는 "'More Than Moore'는 컴퓨터 칩을 더 작고 빠르게 만드는 것뿐만 아니라 더 많은 기능을 제공하는 기술 세계의 개념을 의미합니다."라고 말했습니다. "더 나은 센서, 향상된 배터리 관리 또는 기타 특수 기능과 같은 새롭고 유용한 기능을 전자 장치에 추가하여 장치를 더 스마트하고 다용도로 만드는 것입니다."

3D 통합을 위해 2D 장치를 사용하면 몇 가지 다른 이점이 있다고 연구진은 말했습니다. 하나는 우수한 캐리어 이동도인데, 이는 반도체 재료에서 전하가 운반되는 방식을 나타냅니다. 또 다른 하나는 초박형이므로 연구원들이 3D 통합의 각 계층에 더 많은 트랜지스터를 장착하고 더 많은 컴퓨팅 성능을 구현할 수 있다는 것입니다.

대부분의 학문적 연구에는 소규모 프로토타입이 포함되지만, 이 연구에서는 수만 개의 장치를 특성화하는 대규모 3D 통합을 시연했습니다. Das에 따르면, 이 성과는 학계와 업계 간의 격차를 해소하고 업계가 Penn State의 2D 재료 전문 지식과 시설을 활용하는 미래의 파트너십으로 이어질 수 있습니다. 이러한 스케일링의 발전은 미국 국립과학재단(NSF) 재료 혁신 플랫폼이자 국가 사용자 시설인 Penn State의 2DCC-MIP(Two-Dimensional Crystal Consortium) 연구원들이 개발한 고품질 웨이퍼 규모 전이 금속 디칼코게나이드의 가용성 덕분에 가능해졌습니다.

NSF의 재료 혁신 플랫폼 프로그램 디렉터인 Charles Ying은 "이러한 혁신은 반도체 산업과 미국 경쟁력의 기초로서 재료 연구가 필수적인 역할을 다시 한번 입증합니다."라고 말했습니다. "2D 재료의 품질과 크기를 개선하기 위한 Penn State의 2차원 크리스탈 컨소시엄의 수년간의 노력으로 전자 제품을 혁신할 수 있는 크기로 반도체의 3D 통합을 달성할 수 있었습니다."

다스에 따르면, 이러한 기술 발전은 단지 첫 번째 단계에 불과합니다.

Das는 "웨이퍼 규모에서 엄청난 수의 장치를 시연할 수 있는 능력은 우리가 이 연구를 반도체 업계에서 인정할 수 있는 규모로 변환할 수 있었다는 것을 보여줍니다."라고 말했습니다. "우리는 각 계층에 30,000개의 트랜지스터를 배치했는데, 이는 기록적인 숫자일 수 있습니다. 이로 인해 Penn State는 이 연구를 발전시키는 데 있어 일부 작업을 주도하고 미국 반도체 산업과 협력할 수 있는 매우 독특한 위치에 있게 되었습니다."

출처