R/2nR DAC 완전 해설: 이진 가중 입력 디지털-아날로그 변환기

R/2nR DAC 회로란?

R/2nR DAC(이진 가중 입력 DAC라고도 함)는 반전 가산 연산 증폭기의 특수한 형태입니다. 이진 입력 전압 세트를, 표현된 이진수에 비례하는 크기의 단일 아날로그 전압으로 변환합니다.

표준 반전 가산 연산 증폭기에서 모든 입력 저항이 동일하여 각 입력이 출력에 동일하게 기여하는 반면, R/2nR 설계는 의도적으로 2의 거듭제곱 시리즈(R, 2R, 4R, …)를 따르는 저항을 할당하여 각 비트가 이전 비트의 절반 영향력을 가지게 합니다.

이 가중치는 이진 숫자의 자리값과 일치하여, 회로가 디지털 입력의 충실한 선형 표현인 아날로그 전압을 생성할 수 있게 합니다.

예시

입력 저항이 R, 2R, 4R로 설정된 3비트 DAC를 고려해 보겠습니다:

각 입력을 로직 레벨(0V 또는 공급 전압)로 구동하면 다음과 같은 출력 전압 시퀀스가 나옵니다:

-------------- | Binary | Output voltage | --------------
| 000 | 0.00 V | --------------
| 001 | -1.25 V | --------------
| 010 | -2.50 V | --------------
| 011 | -3.75 V | --------------
| 100 | -5.00 V | --------------
| 101 | -6.25 V | --------------
| 110 | -7.50 V | --------------
| 111 | -8.75 V | --------------

이진 카운트의 각 증가는 출력에서 1.25V 단계 변화를 생성합니다. 부호는 연산 증폭기가 반전 구성되어 있기 때문입니다.

회로 시뮬레이션

설계는 간단한 SPICE 시뮬레이션으로 검증할 수 있습니다. 첫 번째 입력 노드가 양의 공급 전압에 연결되고 두 번째가 접지된 이진 입력 110의 경우, 넷리스트는 다음과 같습니다:

binary-weighted dac
v1 1 0 dc 5
rbogus 1 0 99k
r1 1 5 1k
r2 1 5 2k
r3 0 5 4k
rfeedbk 5 6 1k
e1 6 0 5 0 999k
.end
node voltage node voltage node voltage
(1) 5.0000 (5) 0.0000 (6) -7.5000

시뮬레이션된 출력은 노드 6에 나타나며, 이진 코드 110에 대한 예상값 -7.50V와 일치합니다.

출력 범위 조정

피드백 저항 값을 변경하여 DAC의 출력 전압 범위를 스케일링할 수 있습니다. 예를 들어, 1kΩ 대신 800Ω 피드백 저항을 사용하면:

Binary | Output voltage
-------|----------------
000 | 0.00 V
001 | -1.00 V
010 | -2.00 V
011 | -3.00 V
100 | -4.00 V
101 | -5.00 V
110 | -6.00 V
111 | -7.00 V

더 높은 해상도로 확장

비트 추가는 간단합니다: 2ⁿ 수열을 따르는 추가 입력 저항을 삽입하면 됩니다. 4비트 DAC 회로도는 다음과 같습니다:

실용적인 설계 고려사항

• 모든 디지털 드라이버는 동일한 하이/로우 전압 레벨(예: +5V 하이, 0V 로우)을 공급해야 합니다. 변동은 아날로그 정확도를 저하시킵니다.
• CMOS 로직 게이트를 사용하여 각 드라이버에서 필요한 전류를 최소화하면 저항 비율의 무결성을 보존합니다.
• 드라이버 전류를 제한하는 저항 값을 선택하면 전력 소비와 발열을 줄일 수 있습니다.
• 고해상도 응용 분야에서는 연산 증폭기의 오프셋 전압과 바이어스 전류를 고려해야 합니다. 이들은 작지만 측정 가능한 오차를 유발할 수 있습니다.

R/2nR DAC를 언제 사용할까?

이진 가중 DAC는 단순성과 비용이 중요한 오디오, 계측, 제어 시스템에서 저~중간 해상도(약 8~10비트까지)에 이상적입니다. 더 높은 해상도에서는 스위치드 커패시터 또는 시그마-델타 DAC가 일반적으로 선호되는데, 이들은 우수한 선형성과 부품 변동에 대한 내성을 제공하기 때문입니다.